Способ изготовления кремниевой интегральной микросхемы

(51) МПК НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ СПОСОБ ИЗГОТОВЛЕНИЯ КРЕМНИЕВОЙ ИНТЕГРАЛЬНОЙ МИКРОСХЕМЫ(73) Патентообладатель Открытое акционер(22) 2011.12.22 ное общество ИНТЕГРАЛ - управляю(43) 2013.08.30 щая компания холдинга ИНТЕГРАЛ(71) Заявитель Открытое акционерное об щество ИНТЕГРАЛ - управляющая (56)3656034 , 1972. компания холдинга ИНТЕГРАЛ 6430 1, 2004.(72) Авторы Турцевич Аркадий Степано 2106037 1, 1998. вич Солодуха Виталий Александро 1805793 1, 1996. вич Шикуло Владимир Евгеньевич 0794583 , 1995. Ефименко Сергей Афанасьевич 5480837 , 1996. Наливайко Олег Юрьевич Малый Игорь Васильевич(57) Способ изготовления кремниевой интегральной микросхемы, в котором в полупроводниковой подложке -типа проводимости формируют области двух скрытых слоев соответственно-типа проводимости и-типа проводимости, наращивают эпитаксиальную пленку -типа проводимости, создают в ней область глубокого коллектора-типа проводимости вертикального транзистора, области-типа проводимости для межкомпонентной изоляции переходами, области эмиттера и коллектора горизонтального транзистора, а также базы, эмиттера и коллектора указанного транзистора, а затем 18136 1 2014.04.30 формируют диэлектрическое покрытие, содержащее последовательно нанесенные нижний слой двуокиси кремния, средний слой нитрида кремния и верхний слой двуокиси кремния, который формируют посредством плазмохимического осаждения в системе реагентов тетраэтоксисилан-кислород при температуре от 350 до 410 С, давлении в реакционной камере от 1000 до 1400 Па и мощности высокочастотного разряда от 380 до 520 Вт, и создают в указанном покрытии контактные окна, после чего проводят формирование металлизированной разводки и пассивирующего слоя. Изобретение относится к области микроэлектроники и может быть использовано для создания интегральных микросхем различного применения, содержащих комплементарные (изготовленные на одной подложке) вертикальные транзисторы и горизонтальные транзисторы. Известен способ изготовления интегральной микросхемы 1, содержащей вертикальные транзисторы, горизонтальные транзисторы, включающий формирование областейскрытого слоя на подложке -типа, наращивание эпитаксиальной пленки -типа,формирование в эпитаксиальной пленке областей -типа для создания глубокого коллекторного изолирующего кольца и базы транзистора, формирование областей эмиттера и коллектора транзистора, формирование -областей эмиттера и коллектора транзистора и базы транзистора, термическое окисление подложки, формирование контактных окон, металлизированной разводки и пассивирующего слоя. В данном способе формирования интегральной микросхемы проблема повышения коэффициента усиления горизонтального транзистора решается за счет использования коллектора, окружающего эмиттер в плоскости, параллельной верхней поверхности прибора. В этой конструкции неосновные носители инжектируют с боковой стенки диффузионной области эмиттера и диффундируют в горизонтальном направлении сквозь базовую область -типа, пока не достигнут боковых стенок коллекторного кольца -типа и не будут вытянуты оттуда электрическим полем через обедненный слой коллекторного перехода с обратным смещением. Толщина базы зависит от расстояния по горизонтали между эмиттером и боковыми стенками эмиттерного кольца. Недостатками данного способа являются низкие напряжения питания интегральной микросхемы из-за малой толщины межслойного диэлектрика, и нестабильность электрических параметров интегральной микросхемы из-за наличия зарядов поверхностных состояний, и уменьшение коэффициента усилениягоризонтальных транзисторов на малых токах. Известен способ изготовления интегральной микросхемы 2, содержащей вертикальные транзисторы, горизонтальные транзисторы, включающий формирование областейскрытого слоя на подложке -типа, наращивание эпитаксиальной пленки-типа, формирование глубоких канавок через эпитаксиальный и скрытый слои, термическое окисление кремния, осаждение из газовой фазы оксида кремния для заполнения канавок и создания межкомпонентной изоляции, планаризацию до эпитаксиального слоя поверхности методом горящей маски, формирование-областей базы транзистора и эмиттера транзистора, вскрытие окон в эпитаксиальной пленке для создания контакта к базе вертикального транзистора и эмиттеру и коллектору горизонтального транзистора, заполнение канавок поликристаллическим кремнием -типа с последующей планаризацией поверхности методом горящей маски, термическое окисление слоя поликристаллического кремния и одновременное формирование эмиттера и коллектора горизонтального транзистора и базы вертикального транзистора, формирование контактных окон, металлизированной разводки и пассивирующего слоя. В данном способе межкомпонентная изоляция формируется при помощи глубоких канавок, а области эмиттера и коллектора горизонтального транзистора и базы 18136 1 2014.04.30 Это позволяет получить горизонтальный транзистор с узкой базой, уменьшить потребляемую мощность и повысить быстродействие ИМС и увеличить коэффициент усиления горизонтального транзистора. Однако указанные преимущества достигаются за счет существенного усложнения процесса изготовления ИМС и, следовательно,увеличения ее стоимости. Кроме того, формирование эмиттера и коллектора горизонтального транзистора путем диффузии примеси -типа из поликристаллического кремния в область базы является трудноуправляемым процессом, что приводит к снижению выхода годных приборов. И, наконец, ИМС, полученная по данному способу, может работать только при низких напряжениях питания. Наиболее близким к заявляемому решению является способ изготовления кремниевой интегральной микросхемы 3, в котором в полупроводниковой подложке -типа проводимости формируют области двух скрытых слоев соответственно-типа проводимости и-типа проводимости, наращивают эпитаксиальную пленку -типа проводимости, создают в ней область глубокого коллектора-типа проводимости вертикального транзистора, области-типа проводимости для межкомпонентной изоляции переходами, области эмиттера и коллектора горизонтального транзистора, а также базы,эмиттера и коллектора указанного транзистора, а затем формируют диэлектрическое покрытие, содержащее последовательно нанесенные нижний слой двуокиси кремния,средний слой нитрида кремния и верхний слой двуокиси кремния, формирование контактных окон, металлизированной разводки и пассивирующего слоя. В данном способе изготовления микросхемы диффузия в области эмиттера и коллектора транзистора проводится одновременно. Глубина диффузии строго контролируется для того, чтобы обеспечить разделение между областями скрытого слоя и коллектора и эмиттера меньше чем одна диффузионная длина неосновных носителей. Эмиттер и коллектор находятся друг от друга в пределах двух диффузионных длин неосновных носителей. В таком приборе ток протекает от эмиттера к скрытому слою и от скрытого слоя к коллектору, а также напрямую от эмиттера к коллектору. Коэффициент усиления определяется разделением между областями эмиттера, коллектора и скрытого слоя. Нижний слой межслойного диэлектрика из двуокиси кремния толщиной 0,3 мкм сформирован методом окисления, что обеспечивает качественную границу раздела подложка-двуокись кремния. Слой нитрида кремния толщиной 50 нм формируется путем аммонолиза дихлорсилана и используется для создания конденсатора. Толщина нитрида кремния выбирается исходя из необходимости получения требуемого значения емкости конденсатора. Верхний слой двуокиси кремния формируется методом пиролиза тетраэтоксисилана 25)4) при температуре 650-750 С. Этот слой может быть либо нелегированным (среднетемпературный оксид кремния) либо легированным фосфором(среднетемпературное фосфоросиликатное стекло - СТФСС). Толщина верхнего слоя двуокиси кремния 0,550,05 мкм выбиралась таким образом, чтобы обеспечить работу микросхемы при напряжении питания 40 В. Кроме того, при такой толщине достигается необходимый порог паразитного МОП транзистора (более 50 В). Таким образом, данный способ позволяет повысить напряжение питания интегральной микросхемы. Недостатками данного способа остаются понижение коэффициента усилениягоризонтальных транзисторов на малых токах, нестабильность параметров интегральной микросхемы из-за наличия зарядов поверхностных состояний и, как следствие, пониженный процент выхода годных. Для нейтрализации зарядов поверхностных состояний используют дополнительную операцию отжига в водороде 2 или в форминг газе (смесь водорода и азота) при низкой температуре (450 С). Для достижения требуемого результата отжиг может повторяться несколько раз, что приводит к увеличению цикла изготовления интегральной микросхемы. 3 18136 1 2014.04.30 В основу изобретения положено решение задачи повышения коэффициента усиления горизонтального транзистора на малых токах, повышения стабильности электрических параметров и увеличения процента выхода годных микросхем. Сущность изобретения заключается в том, что в способе изготовления интегральной микросхемы, в котором в полупроводниковой подложке -типа проводимости формируют области двух скрытых слоев соответственно-типа проводимости и-типа проводимости, наращивают эпитаксиальную пленку -типа проводимости, создают в ней область глубокого коллектора-типа проводимости вертикального транзистора, области-типа проводимости для межкомпонентной изоляции переходами, области эмиттера и коллектора горизонтального транзистора, а также базы, эмиттера и коллектора указанного транзистора, а затем формируют диэлектрическое покрытие, содержащее последовательно нанесенные нижний слой двуокиси кремния, средний слой нитрида кремния и верхний слой двуокиси кремния, который формируют посредством плазмохимического осаждения в системе реагентов тетраэтоксисилан-кислород при температуре от 350 до 410 С, давлении в реакционной камере от 1000 до 1400 Па и мощности высокочастотного разряда от 380 до 520 Вт, и создают в указанном покрытии контактные окна, после чего проводят формирование металлизированной разводки и пассивирующего слоя. Сопоставительный анализ предлагаемого изобретения с прототипом показывает, что заявляемый способ изготовления интегральной микросхемы отличается от известного тем,что верхний слой двуокиси кремния формируют посредством плазмохимического осаждения в системе реагентов тетраэтоксисилан-кислород при температуре от 350 до 410 С,давлении в реакционной камере от 1000 до 1400 Па и мощности высокочастотного разряда от 380 до 520 Вт. Использование идентичного способа изготовления интегральной схемы не обнаружено. Процесс разложения тетраэтоксисилана (ТЭОС) в ВЧ-разряде имеет многостадийный характер, что определяется наличием в молекуле ТЭОС связей с разными значениями энергии. От молекулы ТЭОС отщепляется органическая часть, которая окисляется до летучих соединений (2, 2, пары 2). В кислородной плазме разложение ТЭОС происходит более интенсивно, поскольку она содержит атомарные ионы и радикалы. Водород, выделяющийся при плазмохимическом осаждении, нейтрализует заряды поверхностных состояний, что способствует стабилизации электрических параметров и увеличению коэффициента усилениягоризонтальных транзисторов на малых токах. Тем самым достигается повышение процента выхода годных. Кроме того, применение плазмохимического осаждения двуокиси кремния в системе реагентов тетраэтоксисиланкислород позволяет исключить технологическую операцию отжига в водороде и тем самым уменьшить цикл изготовления интегральной микросхемы. Использование температуры осаждения более 410 С нецелесообразно, так как при таких температурах возрастают механические напряжения формируемой структуры. Кроме того, при увеличении температуры сокращается срок службы подложки держателя. При температурах осаждения менее 350 С ухудшается конформность воспроизведения топологического рельефа при осаждении пленок двуокиси кремния и не обеспечивается эффективная нейтрализация поверхностных состояний. При мощности высокочастотного разряда менее 380 Вт уменьшается интенсивность образования радикалов в плазменном разряде, что приводит к ухудшению однородности состава пленки и снижению ее электрической прочности из-за встраивания в растущую пленку двуокиси кремния органических фрагментов ТЭОС. Использование мощности ВЧразряда более 520 Вт нецелесообразно, так как при этом возрастает неоднородность толщины пленки двуокиси кремния по пластине. При давлении в реакционной камере менее 1000 Па ухудшаются стабильность и однородность плазменного разряда, что приводит к ухудшению однородности толщины и состава пленки двуокиси кремния. При давлении в реакционной камере более 1400 Па 4 18136 1 2014.04.30 существенно возрастает дефектность осаждаемых пленок, что приводит к снижению диэлектрической прочности межслойного диэлектрика. Кроме того, при таких давлениях возрастает скорость осаждения на стенках реактора, что приводит к необходимости увеличения длительности очистки реактора и снижению производительности. Реализация предлагаемого способа изготовления интегральных микросхем подтверждается следующими конкретными примерами изготовления микросхемы стабилизатора напряжения. Структура элементов интегральной микросхемы стабилизатора напряжения, содержащая вертикальные транзисторы (1), горизонтальные транзисторы (2), показана на фиг. 1. В качестве подложек (3) использовались пластины КДБ-10 (111) диаметром 150 мм. В соответствии с технологическим маршрутом проводилось формирование областейскрытого слоя (4) глубиной 5 мкм искрытого слоя (5) глубиной 2 мкм. Затем проводилось наращивание эпитаксиальной пленки (6) -типа 10 КЭФ 1.25, формирование в эпитаксиальной пленке-областей глубокого коллектора (7) транзистора (8 мкм), областей-типа для межкомпонентной изоляции (8) переходами (8 мкм), формирование областей эмиттера (9) и коллектора (10) транзистора (3 мкм), базы (11) транзистора, эмиттера (12) и коллектора (13) транзистора (2,4 мкм), формирование межслойного диэлектрика (14), включающего три слоя. Нижний слой двуокиси кремния формировали методом термического окисления. Затем в нижнем слое вскрывались окна под области конденсатора (на фиг. 1 не показаны) и проводилось осаждение слоя нитрида кремния толщиной 50 нм методом аммонолиза дихлорсилана. Затем проводилось осаждение верхнего слоя оксида кремния. Далее проводилось формирование контактных окон(15) (в том числе и под верхнюю обкладку конденсатора), формирование металлизированной разводки (16) и пассивирующего слоя (17). Пленки двуокиси кремния для верхнего слоя межслойного диэлектрика получали в реакторе поштучной обработки тетраэтоксислана (осч) и кислорода марки 4.0. Температура осаждения варьировалась от 350 до 410 С. Давление в реакторе изменялось от 1000 до 1400 Па, а мощность ВЧ-разряда от 380 до 520 Вт. Толщина пленок двуокиси кремния измерялась методом интерферометрии на установке - фирмы . Остальные операции выполнялись в соответствии с технологической документацией на изделие. Измерение вольтамперных характеристик (ВАХ) транзисторов проводилось на прецизионном тестере 1500. Измерения проводились в 9 точках на пластине. Измерение параметров интегральной микросхемы стабилизатора напряжения производилось на автоматизированной измерительной системе Дакота. Режимы формирования верхнего слоя межслойного диэлектрика и параметры интегральной микросхемы стабилизатора напряжения, изготовленной с использованием предлагаемого способа, представлены в таблице. На фиг. 2 показана зависимость коэффициента усилениятранзистора от тока базы б. Анализ таблицы и фиг. 2 показывает, что наибольший коэффициент усиления транзистора и наиболее стабильные параметры интегральной микросхемы стабилизатора напряжения (напряжение источника опорного напряжения, выходное напряжение микросхемы стабилизатора) достигаются при температуре 38030 С, при давлении в реакционной камере 1200200 Па и мощности высокочастотного разряда 45070 Вт. При температуре ниже 350 С, давлении ниже 100 Па и мощности ВЧ-разряда не обеспечивается эффективная нейтрализация поверхностных состояний. При давлении выше 1400 Па,мощности ВЧ-разряда более 520 Вт ухудшается однородность состава осаждаемых пленок оксида кремния, что также не позволяет нейтрализовать поверхностные состояния. При температурах осаждения более 410 С возрастают механические напряжения формируемой структуры, что не позволяет получить годные кристаллы. 5 18136 1 2014.04.30 Предлагаемый способ позволяет повысить коэффициент усиления транзистора в 4,3-18,8 раза при рабочих токах базы 0,1-1,0 мкА, стабилизировать напряжение источника опорного напряжения и выходное напряжение интегральной микросхемы стабилизатора напряжения, повысить выход годных структур в 1,8-2,4 раза. Если вышеуказанные условия не соблюдаются, эффект не достигается. Таким образом, предлагаемый способ изготовления интегральной микросхемы позволяет решить задачу повышения коэффициента усиления горизонтального транзистора на малых токах, повышения стабильности электрических параметров и увеличения выхода годных микросхем. Режимы формирования и параметры транзистора,интегральной микросхемы стабилизатора напряжения где Вг/ Вгп - отношение выхода годных к выходу годных у прототипа. Источники информации 1. Патент США 3971059, МПК 01 27/04, 1976. 2. Патент США 4339767, МПК 01 27/02, 1982. 3. Патент США 3656034, МПК 01 11/06, 1972. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 7