Многовходовый одноразрядный сумматор по модулю пять

Номер патента: 11430

Опубликовано: 30.12.2008

Авторы: Авгуль Леонид Болеславович, Терешко Сергей Михайлович

Скачать PDF файл.

Текст

Смотреть все

с ш нм НАЦИОНАЛЬНЫИ ЦЕНСГР ИНТЕЛЛЕКТУАЛЬНОИ СОБСТВЕННОСТИ(72) Авторы Авгуль Леонид Болеславович ТереШКо Сергей Михайлович(73) Патентообладатель Общество с ограниченной ответственностью Научнотехнический Центр ДЭЛС (ВУ)(57) Многовходовь 1 й одноразрядный сумматор по модулю пять, содержащий элементы сложения По модулю два с первого по Четвертый, 1, где 1 1, 2, 3,, групп элементов Ипо Четыре элемента в Каждой и 51 мажоритарных элементов, 1-й, где 1 1, 2,, 51, из Которь 1 х имеет порог, равный 21, а его -й вход, где 1, 2,. . ., п, где п 101 1 - разрядность входного слова, соединен с ум входом сумматора и Д-м входом первого элемента сложенияпо модулю два, выход которого соединен с первым входом г-го, где г 1, 2, 3, 4, элемента И 1-й, где 1 1, 2,, 1, группы, причем первый, второй И третий выходы сумматора соединень 1 соответственно с выходами второго, третьего И четвертого элементов сложения по модулю два, выход мажоритарного элемента с порогом 101 соединен со вторым входом первого элемента И 1-й группы и (61 - 5)-м входом третьего элемента сложения по модулю два, (61 - 4)-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 2 и вторым входом второго элемента И 1-й группы, выход которого соединен с (61- 5)-м входом второго элемента сложения по модулю два, (61- 4)-й вход которого соединен с выходом первого элемента И 1-й группы и (61- 3)-м входом третьего элемента сложения по модулю два, выход мажоритарного элемента с порогом 101 - 4 соединен со вторым входом третьего элемента И 1-й группы и (61 - 3)-м входом второго элемента сложения по модулю два, (61- 2)-й вход которого соединен с выходом третьего элемента И 1-й группы и(61- 5)-м входом Четвертого элемента сложения по модулю два, (61- 4)-й вход которого соединен с выходом Четвертого элемента И 1-й группы и (61 - 1)-м входом второго элемента сложения по модулю два, 61-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 6 и вторым входом Четвертого элемента И 1-й группы,отличающийся тем, что содержит пятый и Шестой элементы сложения по модулю два и пятый элемент И в 1-й группе, первый вход которого соединен с выходом первого элемента сложения по модулю два, первым входом пятого элемента сложения по модулю два и первым входом Шестого элемента сложения по модулю два, (61- 4)-й вход которого соединен с выходом мажоритарного элемента с порогом 101, (61 - 3)-й вход соединен с вь 1 ходом третьего элемента И 1-й группы и (61- 4)-м входом пятого элемента сложения по модулю два, выход которого соединен с Четвертым выходом сумматора, пятый выход которого соединен с инверсным выходом Шестого элемента сложения по модулю два, (6 - 2)-й вход которого соединен с выходом Четвертого элемента И 1-й группы и (61- 2)-м входом третьего элемента сложения по модулю два, (61- 1)-й вход которого соединен с выходом второго элемента И 1-й группы, (61- 3)-м входом четвертого элемента сложения по модулю два и (61- 3)-м входом пятого элемента сложения по модулю два, а 61-й вход - с вь 1 ходом пятого элемента И 1-й группы, (61- 2)-м входом четвертого элемента сложения по модулю два, (61 - 2)-м входом пятого элемента сложения по модулю два и (61 - 1)-м входом Шестого элемента сложения по модулю два, 61-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 8, вторым входом пятого элемента И 1-й группы и(61 - 1)-м входом Четвертого элемента сложения по модулю два, 61-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 6, (61 1)-й вход Шестого элемента сложения по модулю два соединен с выходом первого элемента И 1-й группы и (61 - 1)-м входом пятого элемента сложения по модулю два, 61-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 2, а (61 1)-й вход - с выходом мажоритарного элемента с порогом 101 - 4.Изобретение относится К вычислительной технике и микроэлектронике и может быть использовано для построения систем аппаратурного контроля и вычислительных устройств, реализующих алгоритмы модулярной арифметики.Известен многовходовый одноразрядный сумматор, содержащий 1 элементов сложения по модулю два (1 1032 п, п - разрядность входного слова) и р мажоритарных эле ментов (р п/2), 1-й из которых (11,р) имеет порог, равный 21 1.Сумматор формирует позиционный двоичный код числа единиц, содержащихся во входном двоичном слове.Недостатком известного многовходового одноразрядного сумматора является невоз МОЖНОСТЬ ВЫЧИСЛСНИЯ СУММЫ ПО МОДУЛЮ ПЯТЬ ЧИСЛа СДИНИЦ, содержащихся ВО ВХОДНОМ ДВОИЧНОМ СЛОВВ.Наиболее близким по конструкции и функциональным возможностям техническим решением К предлагаемому является многовходовый одноразрядный сумматор по модулю пять, содержащий Четыре элемента сложения по модулю два, 1 групп элементов И по четыре элемента в каждой и 51 мажоритарных элементов, 1-й из которых имеет порог, равный 21 (п 1 О 1 1 - разрядность входного слова 1 1, 2, 3, 1 1, 2, , 51) 2. Сумматор формирует на своих выходах трехразрядный позиционный двоичный код суммы по модулю пять числа единиц, содержащихся во входном п-разрядном двоичном слове.Недостатком известного многовходового одноразрядного сумматора по модулю пять является невозможность формирования унитарного двоичного кода суммы по модулю пять числа единиц, содержащихся во входном п-разрядном двоичном слове.Изобретение направлено на рещение задачи расщирения функциональных возможностей многовходового одноразрядного сумматора по модулю пять за счет формирования унитарного двоичного кода суммы по модулю пять числа единиц, содержащихся во входном п-разрядном двоичном слове.Названный технический результат достигается путем введения в состав сумматора дополнительно двух элементов сложения по модулю два и по одному элементу И в каждую из 1 групп, а также изменением связей между элементами сумматора.Многовходовый одноразрядный сумматор по модулю пять содержит элементы сложения по модулю два с первого по четвертый, 1, где 1 1, 2, 3,. . ., групп элементов И по четыре элемента в каждой и 51 мажоритарных элементов, 1-й, где 1 1, 2,, 51, из которых имеет порог, равный 21. При этом Д-й вход, где 1 1, 2,, п, где п 1 О 1 1 - разрядность входного слова, Д-го мажоритарного элемента соединен с Д-м входом сумматора и -м входом первого элемента сложения по модулю два. Выход первого элемента сложения по модулю два соединен с первым входом г-го, где г 1, 2, 3, 4, элемента И 1-й, где 1 1, 2,. , 1 группы. Первый, второй и третий выходы сумматора соединены соответственно с вь 1 ходами второго, третьего и четвертого элементов сложения по модулю два. Выход мажоритарного элемента с порогом 101 соединен со вторым входом первого элемента И 1-й группы и (61 - 5)-м входом третьего элемента сложения по модулю два, (61 - 4)-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 2 и вторым входом второго элемента И 1-й группы. Выход второго элемента И 1-й группы соединен с (61 - 5)-м входом второго элемента сложения по модулю два, (61 - 4)-й вход которого соединен с выходом первого элемента И 1-й группы и (61 - 3)-м входом третьего элемента сложения по модулю два. Выход мажоритарного элемента с порогом 101 - 4 соединен со вторым входом третьего элемента И 1-й группы и (61 - 3)-м входом второго элемента сложения по модулю два, (61 - 2)-й вход которого соединен с выходом третьего элемента И 1-й группы и (61 - 5)-м входом четвертого элемента сложения по модулю два, (61 - 4)-й вход которого соединен с выходом четвертого элемента И 1-й группы и (61 - 1)-м входом второго элемента сложения по модулю два, 61-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 6 и вторым входом четвертого элемента И 1-й группы.В отличие от прототипа, многовходовый одноразрядный сумматор по модулю пять содержит пятый и Шестой элементы сложения по модулю два и пятый элемент И в 1-й группе. Первый вход пятого элемента И 1-й группы соединен с выходом первого элемента сложения по модулю два, первым входом пятого элемента сложения по модулю два и первым входом щестого элемента сложения по модулю два, (61 - 4)-й вход которого соединен с выходом мажоритарного элемента с порогом 101, (61 - 3)-й вход соединен с выходом третьего элемента И 1-й группы и (61 - 4)-м входом пятого элемента сложения по модулю два. Выход пятого элемента сложения по модулю два соединен с четвертым выходом сумматора, пятый выход которого соединен с инверсным выходом щестого элемента сложения по модулю два, (61 - 2)-й вход которого соединен с выходом четвертого элемента И 1-й группы и (61 - 2)-м входом третьего элемента сложения по модулю два, (61 - 1)-й входкоторого соединен с выходом второго элемента И 1-й группы, (61 - 3)-м входом четвертого элемента сложения по модулю два И (61 - 3)-м входом пятого элемента сложения по модулю два, 61-й вход соединен с выходом пятого элемента И 1-й группы, (61 - 2)-м входом четвертого элемента сложения по модулю два, (61 - 2)-м входом пятого элемента сложения по модулю два и (61 - 1)-м входом Шестого элемента сложения по модулю два, 61-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 8, вторым входом пятого элемента И 1-й группы и (61 - 1)-м входом четвертого элемента сложения по модулю два, 61-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 6,(61 1)-й вход Шестого элемента сложения по модулю два соединен с выходом первого элемента И 1-й группы и (61 - 1)-м входом пятого элемента сложения по модулю два, 61-й вход которого соединен с выходом мажоритарного элемента с порогом 101 - 2, (61 1)-й вход соединен с выходом мажоритарного элемента с порогом 101 - 4.На фигуре представлена схема многовходового одноразрядного сумматора по модулю пять при п 11 (1 1).Сумматор содержит 51 5 мажоритарных элементов (мажоритарный элемент с порогом десять 1, мажоритарный элемент с порогом восемь 2, мажоритарный элемент с порогом щесть 3, мажоритарный элемент с порогом четыре 4, мажоритарный элемент с порогом два 5), Шесть элементов сложения по модулю два 6-11, 1 1 группу из пяти элементов И 12-16, п 1 О 1 1 11 входов 17-27 и пять выходов 28-32. При этом Шестой элемент сложения по модулю два 11 имеет инверсный выход.Многовходовый одноразрядный сумматор по модулю пять при п 11 (фигура) работает следующим образом.На входы 17-27 подаются двоичные переменные х 1 - х 11 (в произвольном порядке), на выходах 28, 29, 30, 31 и 32 реализуются соответственно булевы функции 54, 53, 52, 51 и 50 результата, значения которых составляют унитарный двоичный код (54, 53, 52, 51, 50) суммы по модулю пять числа единиц /(Х), содержащихся во входном слове Х (х 1, х 2,. . ., х 11)Схема сумматора при п 11 (фигура) построена в соответствии со следующими соотнощениями51 ЬМ 2 ЬМ 6 М 6 ЬМ 8 М 3 ЬМ 101,ГДС 13 Х 1 СВХ 2 СВ. . .(ВХ - фуНКЦИЯ, реализуемая П-ВХОДОВЫМ ЭЛСМЗНТОМ СЛОЖСНИЯ ПО МОДуЛЮ дваМн - фуНКЦИЯ, реализуемая П-ВХОДОВЫМ мажоритарным ЭЛСМСНТОМ С ПОрОГОМ 11, КОТОрая определяется следующим образом (116 2, 4, 6, 8, )Работа многовходового одноразрядного сумматора по модулю пять при п 11 поясняется приводимой ниже таблицей.В общем случае (для произвольной разрядности п входного слова) многовходовый одноразрядный сумматор по модулю пять формирует унитарный двоичный код (54, 53, 52, 51,50) суммы по модулю пять числа единиц /(Х), содержащихся в п-разрядном входном слове Х (х 1,х 2,,х)

МПК / Метки

МПК: G06F 7/00

Метки: одноразрядный, многовходовый, модулю, пять, сумматор

Код ссылки

<a href="https://by.patents.su/5-11430-mnogovhodovyjj-odnorazryadnyjj-summator-po-modulyu-pyat.html" rel="bookmark" title="База патентов Беларуси">Многовходовый одноразрядный сумматор по модулю пять</a>

Похожие патенты