Буферное устройство с функцией повторения и тремя состояниями выхода

ГОСМДАРСТВЕННЫЙ НОМИТЕТ НО ИЗОБРЕТЕНИЯМ И ОТНЭ 3 ЫТИЯМ ПРИ ГННТ СССР(54) БУФЕНОЕ УСТРОЙСТВО С ФУНКЦИЕЙ ПОВТОРЕНИЯ И ТРЕМЯ СОСТОЯНИЯМИ ВЫХОДА(57) Изобретение относится к импульсной технике, а именно к Цифровым устч ройствам с тремя состояниями выхода. Целью изобретения является повышение быстродействия буферного устройствас функцией повторения и тремя состояниями вьшода путем уменьшения времени перехода из третьего состояния в состояние низкого уровня на выжоде. Буферное устройство с функцией повторения И тремя состояниями выходаустройствам с тремя.состояниями выхода. Целью изобретения является повыпшение быстродействия буферного УСТройства с функцией повторения и тремя состояниями выхода путем уменьшения времени перехода из третьего состояния в состояние низкого уровня НаНа чертеже приведена принципиаль ная электрическая схема буферного устссодержит фазоразделительный транзистор, четыре резистора, нагруэочньт резистор, три вьжодных транзистора два управляюфих транзистора, двухвходовой логический элемент 2 ИНЕ с ВЫХОДНЬШ напряжением НИЗКОГО УРОВНЯ,меньшим суммы прямых падений напряжения базаэмИттер фазоразделительно го И первого выходного транзисторов,три диода Шотки и элемент задержки,Падение напряжения на котором меньше прямого падения напряжения перехот да базаиэмиттер второго УПР 3 ВПЯЮЩВТ 0 транзистора. Введение второго упрев ляющего транзистора, третьего диодаШотни, четвертого резистора И эле мента задержки позволяет сформировать разностньй элемент управления между выходом устройства и коллектором фазораздепительного транзистора, ко дторы формирует кратковременный име пулвс тока, попадающий На КОЛЛЕКТОР первого управляющего транзистора И ускоряющий его выключение. 1 ил.Буферное устройство содержит фазо и коллектор которого соответственно через первый 2 и второй 3 резисторы соединены с шиной питания 4, а эмитч тер соединен с базой первого выходного транзистора 5 и коллектором лервого управляющего транзистора 6,эмттер транзистора 6 соединен с об щей шиной 7, а база с первым управляющим входом 8, эмиттер транзистора 5 соеппнен с общей шиной 7, а коллектор, образующий выход устройства соединениьй через нагрузочный резис-9 тор 9 с шиной питания , подключенк эмиттеру второго выходного транзисе тора 10 , база транзистора 10 соединена с эмттером третьего выходного транзистора 11, коллектор которого соединен с коллектором транзистора 0 10 и через третий резистор 32 с1, катод первого диода Шотки подключен ко второму управляющему входу 351 д, анод второго диода Шатки 15 под ключен к базе транзистора 1, катод гк его колпекторУ информационный вход 16 соединен с первым входом двухвхопового логического элемента 2 И-НЕ 37,20 с выопнъш напряжением низкого уров ня меньшим суммы прямых падений напряжения база-эмиттер транзистораЪ и транзистора 5, вторбй УПравпяю Щий транзистор 38, третий диод Шотки 25 19, четвертый резистор 20 и элемент задержки 21, падение напряжения на т котором меньше прямого падеНИЯ НЭПРЕ жения база-эмиттер транзистора 8. Выход элемента 37 соединен с базой транзистора 1, второй вход - совто-1 рым управляющим входом Ед. База ТРЗН зистора 18 соединена с шиной питания 4 через резистор 20, коллектор - с катодом диода 19, анод которого попклюиен к выходу, а эмиттер с коллектором транзистора 1. Анод диода3 соединен с базой транзистора 18. Первый выход элементе задержки 21 соединен с коллектором транзистораБуферное устройство с функцией повторения и тремя состояниями выхода работает следующим образом.Пусть, на вход та подан управлвю- д 5 шин сигнал низкого уровня, на выход 8 управляющпй сигнал низкого уровня,тогда транзистор 6, диод 13 и элемент задержки 2 ГзакрЫты и на работу устройства не влияют, а на втором входе элемента 2 И-НЕ 17 находится сигнал высокого уровня, разрешающий прохождение сигнала через элемент 17.При подаче на управляющий вход 14 сигнала низкого уровня, а на управляющий вход 8 сигнала высокого уровм 55 НЯ В ЗЗКРЫТОЕ СОСТОЯНИЕ ПЕРЕХОДЯТ транзистор 8 (через пиоп 13), транЭИСТОРЫ 1 оъ 2 (через элемент задерж 35на базе транзистора 1ки 21), транзистор 5 (через транзистор 6). При этом выходные транзисторы 10 н 5 не отдают и не принимают ток,т.е. устройство находитсяв высоком импедансном третьем состоянии. Так как на втором входе элемента 7 находится сигнал низкого уровня, из его выходе находится сигнал высокого Уровня, который вместе с резистором 2 обеспечивает открытое состояние-фазоразделительного транзистора 1. При этом ток, вытекающий из эмттера транзистора 1, через открытый транзистор 6 попадает в общую шину 7, что обеспечивает закрытое состояние транзиси тора 5, а ненасыщениьщ режим транзистора 1 обеспечивается диодом Шатки 5, включенном параллельно переходу коллектор-база транзистора .При наличии сигнала низкого уровня на входе 6 и подаче на вход 14 сигнала высокого уровня, на вход 8 сигнала низкого уровня устройство начинает переходить из третьего состояния в активное состояние низкого уровня на вьжопе. Уровень сигнала не меняется,поддерживая его открытое состояние. Так как транзистор Е находился в открытом состоянии, время перехода устройства из третьего состояния в активное состояние низкого уровня уменьшено на значение времени включения транзистора 1. Спадаиие выходного уровня поэтому определяется восновном ростом потенциала в базе транзистора 5, зависящего от скорости выключения транзистора 6. ОЦНЭКОвведение элемента задержки 21 в совокупности с днодом 13 И транзистором 18 позволяет сформировать в устройстве рвзностньт элемент управления между вьжопом устройства н коллектором транзистора Т. Положительньй перепад напряжений (с низкого уровня к высокому) позволяет сформро вать в эмттере транзистора 13 кратковременньй импульс тока, попадающий на коллектор транзистора 6 И ускоряющий его выключение.Ф о р м.у л а и 3 о б р е т е Н и Я Буферное устройство с ФУНКЦИЕЙ повторения н тремя состояниями вы хода, содержащее фазоразлелительньт транзистор, коллектор которогочерез второй резистор соединен с шиной питания, а эмиттер СОЕДИНЕН С базой первого вьшодного траН 3 ИСТОРа и коллектором первого управляющего транзистора, база которого подключена к первому улравляюШеМУ ВХОдУа эмиттер соединен с общей шиной,эмиттер Первого выхоДНОГ 0 ТРЗНЗИСТО ра соединен с общей шиной, а КОЛЛЕКТОР) соединен через нагрузочный РЕЗНСТОРду устройства И к эмиттеру второго вьжодного транзистора, база котоРОГ 0 соединена с эмиттером третьего выходного транзИстора коллектор которого соединен с коллектор 0 М ВТОРОГО твьжодного транзистора Н, через трет тий резистор с шиной питания, база третьего выходного транзистора соединена с коллектором фазоразделителЬ кого транзистора, база которого соединена с вьжодом деухвхорового логического элементе 2 ИНЕ первыйвход которого соединен с информацит иным входом, второй вход со этот рым управляющимвходом, катод Первого диода Шотки подключен ко второму енол второго дист 30да Шотки подключен к базе фазорЪздег лительного транзистора, катод к егц коллектору, первый вывод первого рееЭИСТОВЗ ПОДКЛЮЧЕН К ШИНЕ ПИТЭННЯ, о т л И ч а ю щ е е с я тем, что,с целью ловьшения быстродействия пуТЕМ Уменьшения времени перехода из третьего состояния в состояние кизкого уровня, В устройство введены второй управляющий транзистор, третий диод Шотки, четвертый резисторИ элемент задержки, база второго ул равляющего транзистора соединена через четвертый резистор с шиной питания, эмттер с колектором фазораз делительного транзистора, коллектор с коллектором первого вьжодного транзистора через третий диод Щетки,включенньй в направлении к коллекто ру второго управляющего транзистора,лервьй вывод элемента задержки соединен с коллектором фазоразделитель ного транзистора, а его второй вывод т со вторым управляющим входом,анод второго диода Шотки подключенк базе второго управляющего транзисто ре, а ВЬЖОД ЛОГИЧЕСКОГО ЭПЕМЕНТЗ 2 ННЕ Р ко второму выводу первого резистора .СВНИНПН Государственного комитета по изобретениям н открытилм при ГКНТ СССР 313035, Москва, Ж-35, Раушская наб., д. 4/3