Устройство для сложения N двоичных чисел в последовательном коде по модулю пять

/ Изобретение относится К вычислительной технике и микроэлектронике и может быть использовано для построения систем аппаратурного контроля и вычислительных устройств, реализующих алгоритмы модулярной арифметики.Известен многовходовый одноразрядный сумматор по модулю три (устройство для сложения М одноразрядных двоичных чисел по модулю три), содержащий три элемента сложения по модулю два и М/2 (М 61, 1 1,2,3,) мажоритарных элементов, 1-й из которых имеет порог, равный 21 (1 1, 2, М/2) 1.Недостатком устройства является невозможность сложения по модулю пять М п-разрядных двоичных чисел.Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому является устройство для сложения чисел в последовательном коде, содержащее семь одноразрядных двоичных сумматоров и три двухступенчатых синхронных В-триггера 2.Недостатком известного устройства является невозможность сложения по модулю пять М п-разрядных двоичных чисел.Изобретение направлено на рещение задачи расщирения функциональных возможностей устройства за счет вычисления остатка по модулю пять от суммы М п-разрядных двоичных чисел, поступающих на его входы в последовательном коде.Названный технический результат достигается путем введения в состав устройства элемента ИЛИ и изменения связей между элементами устройства.Устройство для сложения М двоичных чисел (М 22) в последовательном коде по модулю пять содержит три двухступенчатых синхронных В-триггера и многовходовый одноразрядный сумматор по модулю пять, -й (1 Й) вход которого соединен с Д-м информационным входом устройства. Входы синхронизации В-триггеров соединены с входом синхронизации устройства, а входы обнуления - с входом начальной установки устройства.В отличие от прототипа, устройство содержит элемент ИЛИ. Выход 1-го (1 1, 2, 3) В-триггера соединен с 1-м выходом устройства. Информационный вход первого Втриггера соединен с выходом старщего разряда сумматора по модулю пять, а прямой вь 1 ход - с первым входом элемента ИЛИ, выход которого соединен с (М 1)-м и (М 2)-м входами сумматора по модулю пять, (М 3)-й вход которого соединен с прямым выходом второго В-триггера. Информационный вход второго В-триггера соединен с выходом среднего разряда сумматора по модулю пять, выход младщего разряда которого соединен с информационным входом третьего В-триггера. Прямой выход третьего В-триггера соединен со вторым входом элемента ИЛИ и (М 4)-п входом сумматора по модулю пять.На чертеже (фиг. 1) представлена схема устройства для сложения М двоичных чисел в последовательном коде по модулю пять.Устройство содержит многовходовый одноразрядный сумматор по модулю пять 1, три двухступенчатых синхронных В-триггера 2, 3 и 4, элемент ИЛИ 5, М информационных входов 61-6 ы, вход синхронизации 7, вход начальной установки 8 и три выхода 9, 10 и 11.Поясним принцип работы устройства.Устройство выполняет сложение по модулю пять М п-разрядных двоичных чисел1 2 . . Т Х 1 2 хдд 2 хд 1 2 хдд хдд, хдд Е О,1, 1 1,М, д 1,11 , поступающих одновременно на его входы в последовательном коде младщими разрядами впереды ы 42 х 14,1 шо 15 32 Х 14 д шо 15 шо 15. 11 11 Из (2) следует, что разряды хдд, хд 5, , хд 3 должны суммироваться по модулю пять с о 1 2 весом 2 , разряды хдд, хдб, , хдпд - с весом 2 , разряды хдз, хд 7, , х 11 - с весом 2 , а разряДЫХ 14, хдв, , хдп - с весом 3, 1 1, М. Принимая во внимание (2), сумму по модулю пять 53 Е О, 1, 2, 3, 4 первых (начинаяс младших) 3, 1 5 1 5 п, разрядов (с учетом их весов) суммируемых чисел Хд можно записать в видеЧастичную СУММУ 5 ПО МОДУЛЮ ПЯТЬ ПРДСТЗВИМ В ВИДС ТРСХРЗЗРЯДНОГО ДВОИЧНОГО КО да (5 З, 5 будем ВЫЧИСЛЯТЬ С УЧСТОМ ВССОВ 6 С разрядов на КаЖДОМ шаге СЛОЖСНИЯ 2где 5,5,5 Е ОД ИЗ, ш, ш - веса разрядов суммы 53.Принимая во внимание (4), имеем при 1 1Далее ПрОЦССС ВЫЧИСЛСНИЯ частичных СуММ ПО МОДуЛЮ ПЯТЬ аналогичен РЗССМОТРННОМу ВЫШС.Из (6)-(1 О) следует, что на Каждом шаге сложения Частичные суммы 5, а в конечномитоге и результат К, могут быть вычислены путем сложения по модулю пять Ы 6одноразрядных двоичных чисел - Ы одноименных разрядов хд, хд, , хм операндов 21 21 21 21 21.Й 1 и и . 5 разрядов ПРСДЫДУЩСИ частичнои СУММЫ 53.1. ПрИ ЭТОМ, независимо ОТ ВСЛИЧИНЫ , ВССУЧЗСТВУЪОЩИС В СЛОЖСНИИ числа ИМСЮТ ВС, равный 202По Коду 5,5,5 значение 5 может быть вычислено по формуле (5) с учетом весовее разрядов на данном ШЗГСЗТаким образом, соотношение (15) определяет процедуру вычисления суммы по модулю пять М п-разряднь 1 х двоичных чисел Х как итерационный п-шаговь 1 й процесс, на Д-м шаге которого (1 5 3 5 п) выполняется сложение по модулю пять Ы одноименных разрядовоперандов хы, хд, , хыд и четырех одноразрядных двоичных чисел (554 / 5 , (554 / 5 , 1-1 1-1 52 и 53 . В устройстве сложение по модулю пять Ы 4 одноразрядных двоичных чисел вь 1 полняется многовходовым одноразрядным сумматором по модулю пять 1, а для хранения разрядов 5, 5 и 5 накапливаемой частичной суммы 53 используются триггеры 2, 3 и 4соответственно. При этом выход старшего разряда (с весом 22) сумматора 1 соединен с информационным входом первого триггера 2, выход среднего разряда (с весом 21) - с информационным входом второго триггера 3, а выход младшего разряда (с весом 20) - с информационным входом третьего триггера 4.Сигналы с прямых выходов триггеров 3 и 4 подаются на входы сумматора 1. Кроме того, объединенные элементом ИЛИ 5 сигналы с прямых выходов триггеров 2 и 4 подаются одновременно на два входа сумматора 1.Напомним, что в обшем случае многовходовый одноразрядный сумматор по модулю пять выполняет сложение по модулю пять ш одноразрядных двоичных чисел (с весом 20)5 451 252 53 (у 1 у 2 ут)шо 15,где 51,52,53 Е ОД - значения соответственно старшего, среднего и младшего разрядов результата, формируемых на выходах сумматора.