Вычислительное устройство по модулю три

(51) МПК НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Авторы Супрун Валерий Павлович Городецкий Данила Андреевич(73) Патентообладатель Белорусский государственный университет(57) Вычислительное устройство по модулю три, содержащее первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первого по четвертый элементы РАВНОЗНАЧНОСТЬ, первый прямой вход первого и второго из которых соединены со входом младшего разряда первого операнда, вход старшего разряда которого соединен с первым инверсным входом первого и второго элементов РАВНОЗНАЧНОСТЬ, вход младшего разряда второго операнда соединен со вторым прямым входом первого элемента РАВНОЗНАЧНОСТЬ и со вторым инверсным входом второго элемента РАВНОЗНАЧНОСТЬ,второй прямой вход которого соединен со входом старшего разряда второго операнда и со вторым инверсным входом первого элемента РАВНОЗНАЧНОСТЬ, первый прямой вход третьего и четвертого элементов РАВНОЗНАЧНОСТЬ соединены со входом младшего разряда третьего операнда, вход старшего разряда которого соединен с инверсным входом третьего и четвертого элементов РАВНОЗНАЧНОСТЬ, вход младшего разряда четвертого операнда соединен со вторым прямым входом третьего элемента РАВНОЗНАЧНОСТЬ и со вторым инверсным входом четвертого элемента РАВНОЗНАЧНОСТЬ, второй прямой вход которого соединен со входом старшего разряда четвертого операнда и со вторым инверсным входом третьего элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с первым прямым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй 18247 1 2014.06.30 прямой вход которого соединен с выходом первого элемента РАВНОЗНАЧНОСТЬ и с первым прямым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй прямой вход которого соединен с выходом четвертого элемента РАВНОЗНАЧНОСТЬ, а выход - с выходом старшего разряда результата, выход младшего разряда которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий прямой выход которого соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ и с третьим прямым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход второго элемента РАВНОЗНАЧНОСТЬ соединен с четвертым прямым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, инверсный вход которого соединен с выходом четвертого элемента РАВНОЗНАЧНОСТЬ, а выход первого элемента РАВНОЗНАЧНОСТЬ соединен с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, инверсный вход которого соединен с выходом третьего элемента РАВНОЗНАЧНОСТЬ. Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и обработки дискретной информации, построения систем аппаратного контроля, а также для построения вычислительных устройств, реализующих алгоритмы модулярной арифметики, и цифровых устройств, работающих в системе остаточных классов. Известен сумматор по модулю три, выполняющий операцию( 3), который содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, четыре входа и два выхода 1. Сложность сумматора (по числу входов логических элементов) равна 12. Недостатком известного сумматора являются ограниченные функциональные возможности, так как его применение не позволяет выполнить операцию( 3). Известный сумматор, как и заявляемое устройство, содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом младшего разряда результата, а выход второго - с выходом старшего разряда результата. Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому устройству является вычислительное устройство по модулю три, выполняющее операцию( 3), которое содержит четыре элемента РАВНОЗНАЧНОСТЬ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, восемь входов и два выхода 2. Конструктивная сложность устройства-прототипа равна 28, а его быстродействие, определяемое глубиной логической схемы, составляет 2, где- задержка на логический элемент. Недостатком устройства-прототипа является высокая сложность. Устройство-прототип, как и изобретение, содержит четыре элемента РАВНОЗНАЧНОСТЬ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, восемь входов и два выхода. Изобретение направлено на решение технической задачи понижения сложности вычислительного устройства при реализации операции( 3). Вычислительное устройство по модулю три содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первого по четвертый элементы РАВНОЗНАЧНОСТЬ. Первый прямой вход первого и второго элементов РАВНОЗНАЧНОСТЬ соединены с входом младшего разряда первого операнда, вход старшего разряда которого соединен с первым инверсным входом первого и второго элементов РАВНОЗНАЧНОСТЬ. Вход младшего разряда второго операнда соединен со вторым прямым входом первого элемента РАВНОЗНАЧНОСТЬ и со вторым инверсным входом второго элемента РАВНОЗНАЧНОСТЬ, второй прямой вход которого соединен с входом старшего разряда второго операнда и со вторым инверсным входом первого элемента РАВНОЗНАЧНОСТЬ. 2 18247 1 2014.06.30 Первый прямой вход третьего и четвертого элементов РАВНОЗНАЧНОСТЬ соединены с входом младшего разряда третьего операнда, вход старшего разряда которого соединен с инверсным входом третьего и четвертого элементов РАВНОЗНАЧНОСТЬ. Вход младшего разряда четвертого операнда соединен со вторым прямым входом третьего элемента РАВНОЗНАЧНОСТЬ и со вторым инверсным входом четвертого элемента РАВНОЗНАЧНОСТЬ, второй прямой вход которого соединен с входом старшего разряда четвертого операнда и со вторым инверсным входом третьего элемента РАВНОЗНАЧНОСТЬ. Выход третьего элемента РАВНОЗНАЧНОСТЬ соединен с первым прямым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй прямой вход которого соединен с выходом первого элемента РАВНОЗНАЧНОСТЬ и с первым прямым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй прямой вход которого соединен с выходом четвертого элемента РАВНОЗНАЧНОСТЬ, а выход - с выходом старшего разряда результата. Выход младшего разряда результата соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий прямой выход которого соединен с выходом второго элемента РАВНОЗНАЧНОСТЬ и с третьим прямым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Выход второго элемента РАВНОЗНАЧНОСТЬ соединен с четвертым прямым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, инверсный вход которого соединен с выходом четвертого элемента РАВНОЗНАЧНОСТЬ. Выход первого элемента РАВНОЗНАЧНОСТЬ соединен с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, инверсный вход которого соединен с выходом третьего элемента РАВНОЗНАЧНОСТЬ. Основной технический результат изобретения заключается в понижении конструктивной сложности вычислительного устройства по модулю три. Названный эффект достигается посредством инвертирования некоторых входов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и путем изменения соединений между логическими элементами схемы. Входные , ,и , а также результатвыполнения операции(3) задаются двухразрядными двоичными кодами(а 1, а 2),(1, 2),(с 1, 2),(,2) и(1, 2), где 22,122, С 2 с 2,122 и 122. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО МОДУЛЮ ТРИ Входы Выходы Двоичный код Двоичный код Двоичный код Двоичный код Двоичный код первого операнда второго операн- третьего операн- четвертого оперезультата(, 2) да(1, 2) да(1, 2) ранда(1, 2)(1, 2) 2 18247 1 2014.06.30 Продолжение таблицы Входы Выходы Двоичный код Двоичный код Двоичный код Двоичный код Двоичный код первого операн- второго операн- третьего операн- четвертого оперезультата да(, 2) да(1, 2) да(1, 2) ранда(1, 2)(1, 2) 2 18247 1 2014.06.30 Продолжение таблицы Входы Выходы Двоичный код Двоичный код Двоичный код Двоичный код Двоичный код первого операнда второго операн- третьего операн- четвертого оперезультата(, 2) да(1, 2) да(1, 2) ранда(1, 2)(1, 2) 2 2 1 2 1 2 1 2 1 8 7 10 9 12 11 14 13 16 15 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 0 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 На фигуре представлена схема вычислительного устройства по модулю три, работа которого описывается таблицей истинности логических функций 1 и 2, реализуемых на его выходах (таблица). Вычислительное устройство по модулю три содержит четыре элемента РАВНОЗНАЧНОСТЬ 1, 2, 3 и 4, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 5 и 6, восемь входов 7, 814 и два выхода 15 и 16. Вычислительное устройство работает следующим образом. На входы 7 и 8 устройства поступают значения младшего 1 и старшего 2 разрядов первого операндасоответственно на входы 9 и 10 - значения младшего 1 и старшего 2 разрядов второго операндасоответственно на входы 11 и 12 - значения младшего 1 и старшего 2 разрядов третьего операндасоответственно на входы 13 и 14 - значения младшего 1 и старшего 2 разрядов четвертого операндасоответственно. На выходе 15 устройства реализуется младший разряд 1, на выходе 16 - старший разряд 2 результатавыполнения арифметической операции( 3). 18247 1 2014.06.30 Логическая схема вычислительного устройства по модулю три (фигура) синтезирована на основе использования следующих аналитических представлений логических функций 1 и 2 1, если 12 2122,1 ( 1 ,2 , 1 ,2 , 1 ,2 , 1 ,2 )0 в противном случае,1, если 212122, 2 (1 ,2 , 1 ,2 ,1 ,2 ,1 ,2 )0 в противном случае,где 1, если 1212 ,1, если 1212 ,120 в противном случае,0 в противном случае,1, если с 1 с 212 ,1, если 1212 ,120 в противном случае,0 в противном случае. Основным достоинством заявляемого вычислительного устройства по модулю три является низкая конструктивная сложность, которая равна 26 (сложность устройствапрототипа - 28). При этом оба устройства имеют одинаковое быстродействие, равное 2,где- задержка на логический элемент. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 6