Одноразрядный 2 n -ричный сумматор

(51)06 7/50 НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ(71) Заявитель Белорусский государственный университет(72) Авторы Авгуль Леонид Болеславович Супрун Валерий Павлович(73) Патентообладатель Белорусский государственный университет(57) Одноразрядный 2-ричный сумматор, содержащий мажоритарный элемент с порогом два, мажоритарный элемент с порогом четыре и два элемента сложения по модулю два,первый вход первого из которых соединен с входом переноса сумматора, первым входом мажоритарного элемента с порогом два и первым входом мажоритарного элемента с порогом четыре, второй вход соединен с входом первого разряда первого операнда, вторым входом мажоритарного элемента с порогом два и вторым входом мажоритарного элемента 7686 1 2006.02.28 с порогом четыре, третий вход соединен с входом первого разряда второго операнда,третьим входом мажоритарного элемента с порогом два и третьим входом мажоритарного элемента с порогом четыре, а выход соединен с выходом первого разряда суммы, выход второго разряда суммы соединен с выходом второго элемента сложения по модулю два,первый вход которого соединен с выходом мажоритарного элемента с порогом два, второй вход соединен с входом второго разряда первого операнда, четвертым и пятым входами мажоритарного элемента с порогом четыре, третий вход соединен с входом второго разряда второго операнда, шестым и седьмым входами мажоритарного элемента с порогом четыре, отличающийся тем, что содержит -2 элементов сложения по модулю два (- разрядность операндов) и -2 мажоритарных элементов, -й (1,2 -2) из которых имеет порог, равный 22, а его первый вход соединен с входом переноса сумматора, второй вход соединен с входом первого разряда первого операнда, третий вход соединен с входом первого разряда второго операнда, четвертый и пятый входы соединены с входом второго разряда первого операнда, шестой и седьмой входы соединены с входом второго разряда второго операнда, вход (2)-го разряда первого операнда соединен с входами мажоритарного элемента с порогом 2 (2,3 ) с 22-го по (321-1)-й и первым входом (2)-го элемента сложения по модулю два, вход (2)-го разряда второго операнда соединен с входами мажоритарного элемента с порогом 2 с 321 -го по (23-1)-й и вторым входом (2)-го элемента сложения по модулю два, третий вход которого соединен с выходом мажоритарного элемента с порогом 21, а выход соединен с выходом(2)-го разряда суммы, выход мажоритарного элемента с порогом 2 соединен с выходом переноса сумматора. Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано для построения быстродействующих арифметических устройств ЭВМ и специализированных процессоров. Известен одноразрядный восьмеричный сумматор (сумматор двух трехразрядных двоичных чисел с учетом переноса в младший разряд) с параллельным переносом, содержащий 30 элементов И-НЕ 1. Недостатком сумматора является низкое быстродействие, определяемое большой глубиной схемы. Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому является одноразрядный четверичный сумматор (сумматор двух двухразрядных двоичных чисел с учетом переноса в младший разряд), содержащий два элемента сложения по модулю два, мажоритарный элемент с порогом два и мажоритарный элемент с порогом четыре 2. Недостатком известного одноразрядного четверичного сумматора являются ограниченные функциональные возможности, так как он не выполняет операцию сложения двух 2-ричных цифр. Изобретение направлено на решение задачи расширения функциональных возможностей сумматора за счет сложения 2-ричных цифр. Названный технический результат достигается путем использования новых логических элементов, а также изменением межсоединений элементов в схеме устройства. Одноразрядный 2-ричный сумматор содержит мажоритарный элемент с порогом два,мажоритарный элемент с порогом четыре и два элемента сложения по модулю два. Первый вход первого элемента сложения по модулю два соединен с входом переноса сумматора, первым входом мажоритарного элемента с порогом два и первым входом мажоритарного элемента с порогом четыре, второй вход соединен с входом первого разряда первого операнда, вторым входом мажоритарного элемента с порогом два и вторым входом мажоритарного элемента с порогом четыре, третий вход соединен с входом первого раз 2 7686 1 2006.02.28 ряда второго операнда, третьим входом мажоритарного элемента с порогом два и третьим входом мажоритарного элемента с порогом четыре. Выход первого элемента сложения по модулю два соединен с выходом первого разряда суммы. Выход второго разряда суммы соединен с выходом второго элемента сложения по модулю два, первый вход которого соединен с выходом мажоритарного элемента с порогом два, второй вход соединен с входом второго разряда первого операнда, четвертым и пятым входами мажоритарного элемента с порогом четыре, третий вход соединен с входом второго разряда второго операнда, шестым и седьмым входами мажоритарного элемента с порогом четыре. В отличие от прототипа сумматор содержит -2 элементов сложения по модулю два( - разрядность операндов) и -2 мажоритарных элементов, -й (1,2 -2) из которых имеет порог, равный 22. Первый вход мажоритарного элемента с порогом 22 соединен с входом переноса сумматора, второй вход соединен с входом первого разряда первого операнда, третий вход соединен с входом первого разряда второго операнда, четвертый и пятый входы соединены с входом второго разряда первого операнда, шестой и седьмой входы соединены с входом второго разряда второго операнда. Вход (2)-го разряда первого операнда соединен с входами мажоритарного элемента с порогом 2 (2,3 ) с 22 -го по (321-1)-й и первым входом (2)-го элемента сложения по модулю два. Вход(2)-го разряда второго операнда соединен с входами мажоритарного элемента с порогом 2 с 321-го по (2 3-1)-й и вторым входом (2)-го элемента сложения по модулю два, третий вход которого соединен с выходом мажоритарного элемента с порогом 21, а выход соединен с выходом (2)-го разряда суммы. Выход мажоритарного элемента с порогом 2 соединен с выходом переноса сумматора. На чертеже (фигура) представлена схема одноразрядного 2-ричного сумматора при 4 (одноразрядного шестнадцатиричного сумматора). Сумматор содержит 4 элемента сложения по модулю два 1-4,4 мажоритарных элементов (мажоритарный элемент с порогом два 5, мажоритарный элемент с порогом четыре 6, мажоритарный элемент с порогом восемь 7 и мажоритарный элемент с порогом шестнадцать 8), вход переноса сумматора 9, входы первых разрядов первого и второго операндов 10 и 11, входы вторых разрядов первого и второго операндов 12 и 13, входы третьих разрядов первого и второго операндов 14 и 15, входы четвертых разрядов первого и второго операндов 16 и 17, выходы суммы 18-21, выход переноса сумматора 22. Одноразрядный 2-ричный сумматор в общем случае выполняет сложение двух разрядных двоичных чисел (двух 2-ричных цифр)2 и 2 с учетом переносав младший разряд где- значение переноса в младший разряд сумматора- значение переноса на выходе сумматора Одноразрядный 2-ричный сумматор при 4 работает следующим образом. На входы 9, 10 и 11 поступают переноси первые разряды 4 и 4 первогои второгооперандов, на входы 12 и 13 - вторые разряды 3 и 3 первогои второгооперандов, на входы 14 и 15 - третьи разряды 2 и у 2 первогои второгооперандов, на входы 16 и 17 - четвертые разряды 1 и у 1 первогои второгооперандов. На выходах 18, 19,20 и 21 формируются значения соответственно первого 4, второго 3, третьего 2 и четвертого 1 разрядов шестнадцатиричной цифрырезультата, на выходе 22 - значение переноса . 3 7686 1 2006.02.28 Схема одноразрядного 2-ричного сумматора при 4 построена в соответствии со следующими соотношениями 444 2 33 у 3 М 3 (,х 4,у 4) 4 2 х 2 у 27 (,4,4,3,3,3,3) 8 11115 (,4,4,3,3,3,3,2,2,2,2,2,2,2,2) гом(1), которая определяется следующим образом 1, если 12 0, если 12, где 0,1,1,2. Пусть(,) - кортеж длины 2, содержащий только элементы , и(,) - кортеж длины 2, содержащий только элементы ,1,,0,1 . 14 244 4 3 2 Тогда выражения для функций разрядов суммы 1, 2 и выходного переносаодноразрядного 2-ричного сумматора для произвольного значенияимеют вид (1-1)2 Достоинством одноразрядного 2 -ричного сумматора является высокое быстродействие, которое не зависит от значенияи равно 2, где- задержка на вентиль. 2 21 1 1. Потемкин И.С. Функциональные узлы цифровой автоматики. -. Энергоатомиздат,1988. - С. 129, рис 4.5. 2. А.с. СССР 1827672, МПК 06 7/50, 1993 (прототип). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 4