Вычислительное устройство по модулю три

(51) МПК (2009) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО МОДУЛЮ ТРИ(71) Заявитель Государственное научное учреждение Объединенный институт проблем информатики Национальной академии наук Беларуси(72) Авторы Бибило Петр Николаевич Городецкий Данила Андреевич(73) Патентообладатель Государственное научное учреждение Объединенный институт проблем информатики Национальной академии наук Беларуси(57) Вычислительное устройство по модулю три, содержащее два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и мажоритарный элемент с порогом два, входы которого с первого по четвертый соединены с соответствующими входами устройства равно единице и равно двум первого и второго операндов, а выход - с первыми входами -го, где 1, 2, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй и третий входы которого соединены с входами устройства равнопервого и второго операндов, отличающееся тем, что содержит второй мажоритарный элемент с порогом два и элемент И, первый вход которого соединен с входом устройства равно единице показателя степени, а второй вход - с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым прямым входом второго мажоритарного элемента с порогом два, инверсный вход которого соединен с выходом элемента И и с выходом устройства равно двум, выход равно единице которого соединен с выходом второго мажоритарного элемента с порогом два, второй прямой вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 12977 1 2010.04.30 Изобретение относится к области вычислительной техники и автоматики и может быть использовано для построения систем передачи и переработки дискретной информации. Известен сумматор по модулю три, содержащий два элемента РАВНОЗНАЧНОСТЬ,два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре входа и два выхода 1. Недостатком сумматора по модулю три являются низкие функциональные возможности, так как он не выполняет операцию ( 3). Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому является сумматор по модулю три 2, содержащий мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два выхода. Недостатком сумматора по модулю три являются низкие функциональные возможности, так как он не выполняет операцию ( 3) . Задачей предлагаемого изобретения является создание вычислительного устройства по модулю три, выполняющего операцию ( 3). Задача решается следующим образом. Вычислительное устройство по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и мажоритарный элемент с порогом два,входы которого с первого по четвертый соединены с входами устройства равно единице и равно двум первого и второго операндов, а выход - с первыми входами -го, где 1,2, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Второй и третий входы -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами устройства равнопервого и второго операндов. В отличие от прототипа устройство содержит второй мажоритарный элемент с порогом два и элемент И. Первый вход элемента И соединен с входом устройства равно единице показателя степени, а второй вход - с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым прямым входом второго мажоритарного элемента с порогом два, инверсный вход которого соединен с выходом элемента И и с выходом устройства равно двум. Выход равно единице устройства соединен с выходом второго мажоритарного элемента с порогом два, второй прямой вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Основной технический результат изобретения заключается в расширении функциональных возможностей сумматора по модулю три. Названный эффект достигается путем введения в схему сумматора дополнительного и нового логических элементов (мажоритарного элемента с порогом два и элемента И соответственно). Фиг. 1 представляет собой схему заявляемого вычислительного устройства по модулю три, работа которого описывается таблицей истинности (фиг. 2). Вычислительное устройство по модулю три включает в себя два мажоритарных элемента с порогом два 1 и 2, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 и 4, элемент И 5, пять входов 6, , 10 и два выхода 11 и 12. Первый и второй операнды , , а также показатель степенизадаются двухразрядными двоичными кодами(а 1, а 2),(1, 2) и(1, 2), где 1, 1, с 1, - первые(младшие) разряды операндов и показателя степени а 2, 2, с 2 - вторые (старшие) разряды операндов и показателя степени, т.е.122, В 122 и 12 с 2. В соответствии с выбранным модулем 3 показатель и основание степени могут принимать значения 0 (00), 1 (01), 2 (10). Результат выполнения операции ( 3) задается двухразрядным двоичным кодом(1, 2), где 122. На входы 6 и 7 подаются значения младших разрядов 1, 1 первого и второго операндов соответственно на входы 8 и 9 - значения старших разрядов а 2, 2 первого и второго операндов соответственно, на вход 10 - значение младшего разряда с 1 показателя степени,на выходе 11 реализуется младший разряд 1, на выходе 12 - старший разряд 2 результата выполнения операции ( 3). 2 12977 1 2010.04.30 Логическая схема вычислительного устройства по модулю три синтезирована по следующим аналитическим представлениям функций 1 и 2 1, если 21 (1 ,2 , 1 ,2 )2 (1 ,2 , 1 ,2 )2 10 - в противном случае,212(, 2, , 2),1, если 11(1 ,2 , 1 ,2 )1 где 1 (1 ,2 , 1 ,2 )0 - в противном случае, 1, если 22(1 ,2 , 1 ,2 )12 (1 ,2 , 1 ,2 )0 - в противном случае,1, если 11222(1 ,2 , 1 ,2 )0 - в противном случае. Отметим, что при реализации операции возведения в степень возникает неопределенность вида 00. Так как в модулярной арифметике 0 р ( р), то 00 рр 0 ( р). Следовательно, здесь 000 ( 3). Достоинствами вычислительного устройства являются высокие функциональные возможности, так оно выполняет операцию ( 3). К дополнительным достоинствам изобретения необходимо отнести низкое число внешних выводов, равное 7. Быстродействие (определяемое глубиной схемы) составляет 4, где- задержка на логический элемент. Конструктивная сложность устройства (по числу входов логических элементов) равна 15. Источники информации 1. Патент РФ 2018927, МПК 067/49, 1994. 2. А.с. СССР 1830528, МПК 067/49, 1993 (прототип). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 4