Вычислительное устройство унитарных кодов по модулю три

(51) МПК (2006) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Авторы Супрун Валерий Павлович Городецкий Данила Андреевич(73) Патентообладатель Белорусский государственный университет(57) Вычислительное устройство унитарных кодов по модулю три, содержащее два элемента РАВНОЗНАЧНОСТЬ и четыре элемента ИЛИ, -й (1, 2) вход первого из которых соединен с первым входом (2)-го элемента ИЛИ и с входом равно нулю -го операнда, вход равно двум которого соединен с -м входом второго элемента ИЛИ и со вторым входом (2)-го элемента ИЛИ, выход которого соединен с -м входом первого элемента РАВНОЗНАЧНОСТЬ, а выход -го элемента ИЛИ соединен с -м входом второго элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом равно двум результата суммы операндов, а выход первого элемента РАВНОЗНАЧНОСТЬ соединен с выходом равно нулю результата разности операндов, отличающееся тем, что содержит четыре элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и мажоритарный элемент с порогом два, -й вход которого соединен с входом равно нулю -го операнда, (2)-й вход соединен входом равно двум -го операнда, а выход соединен с первым входом -го (1, 2, 3, 4) элемента 10659 1 2008.06.30 СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом -го элемента ИЛИ, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом равно единице результата суммы операндов, выход равно нулю которой соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, выход третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом равно двум результата разности операндов, выход равно единице которой соединен с выходом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА. Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Известен сумматор унитарных кодов по модулю три, который содержит три элемента РАВНОЗНАЧНОСТЬ, три элемента ИЛИ, шесть входов и три выхода 1. Сложность сумматора (по числу входов логических элементов) равна 12, а быстродействие, определяемое глубиной схемы, составляет 2, где- задержка на логический элемент. Число внешних выводов сумматора равно девяти. Недостатком известного сумматора являются низкие функциональные возможности и большое число внешних выводов. Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является вычислительное устройство унитарных кодов по модулю три, которое содержит пять элементов ИЛИ, шесть элементов РАВНОЗНАЧНОСТЬ,шесть входов и шесть выходов 2. Сложность вычислительного устройства равна 22, а быстродействие равно 2, число внешних выводов равно двенадцати. Недостатком известного устройства является большое число внешних выводов. Изобретение направлено на решение технической задачи - уменьшение числа внешних выводов вычислительного устройства унитарных кодов по модулю три. Вычислительное устройство унитарных кодов по модулю три содержит два элемента РАВНОЗНАЧНОСТЬ и четыре элемента ИЛИ, -й (1, 2) вход первого из которых соединен с первыми входами (2)-го элемента ИЛИ и с входом равно нулю -го операнда, вход равно двум которого соединен с -м входом второго элемента ИЛИ и со вторым входом (5-)-го элемента ИЛИ, выход которого соединен с -м входом первого элемента РАВНОЗНАЧНОСТЬ. Выход -го элемента ИЛИ соединен с -м входом второго элемента РАВНОЗНАЧНОСТЬ, выход которого соединен с выходом равно двум результата суммы операндов. Выход первого элемента РАВНОЗНАЧНОСТЬ соединен с выходом равно нулю результата разности операндов. В отличие от прототипа, вычислительное устройство дополнительно содержит четыре элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и мажоритарный элемент с порогом два, -й вход которого соединен с входом равно нулю -го операнда, (2)-й вход соединен входом равно двум -го операнда. Выход мажоритарного элемента с порогом два соединен с первым входом -го (1, 2,3, 4) элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, второй вход которого соединен с выходом -го элемента ИЛИ. Выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом равно единице результата суммы операндов, выход равно нулю которой соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА. Выход третьего элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом равно двум результата разности операндов, выход равно единице которой соединен с выходом четвертого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА. 2 10659 1 2008.06.30 На чертеже (фигура) представлена схема вычислительного устройства унитарных кодов по модулю три. Вычислительное устройство содержит четыре элемента ИЛИ 14,мажоритарный элемент с порогом два 5, два элемента РАВНОЗНАЧНОСТЬ 6 и 7, четыре элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 811, четыре входа 1215 и шесть выходов 1621. Вычислительное устройство унитарных кодов по модулю три работает следующим образом. На входы 12 и 14 устройства поступают разряды равно нулю и равно двум первого операнда(0, , 2) соответственно, на входы 13 и 15 - разряды равно нулю и равно двум второго операнда В(0, 1, 2) соответственно, где 0, , 2, 0, 1, 20, . При этом 1,1 тогда и только тогда, когда( 3 и( 3), где 0,1, 2. На выходах 16, 17 и 18 устройства формируется унитарный двоичный код результата выполнения операции А - В( 3), на выходах 19, 20 и 21 - унитарный двоичный код результата выполнения операции( 3), где(0, 1, 2),(0, 1, 2) и 0, 1, 2, 0, 1, 20, 1. Причем 1 и 1 тогда и только тогда, когда-( 3) и АВ( 3) соответственно, где 0, 1, 2. Первообразная вычислительного устройства унитарных кодов по модулю три имеет вид 0(02)( 20), 1(20)М(а 0, а 2, 0, 2),2(02)(0, 2, 0, 2), 0(22)М(а 0, а 2, 0, 2),1(00)М(а 0, а 2, 0, 2), 2(00)(22),1, если 02022( 0 ,2 ,0 ,2 )0 в противном случае, где символомобозначена логическая операция равнозначность (или эквивалентность). Работа вычислительного устройства унитарных кодов по модулю три описывается таблицей истинности логических функций 0, 1, 2, 0, 1, 2. Вычислительное устройство унитарных кодов по модулю три Выходы Унитарный двоичный Унитарный двоичУнитарный двоичный Унитарный двоичный код результата ный код результата код первого операнда код второго операнда разности суммы(0, 1, 2) В(0, 1, 2)(0, 1, 2)(0, 1, 2) 0 1 2 0 1 2 0 1 2 0 1 2 12 14 13 15 16 17 18 19 20 21 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 0 10659 1 2008.06.30 Основным достоинством устройства унитарных кодов по модулю три является небольшое число внешних выводов, равное 10. Устройство-прототип имеет 12 внешних выводов. К дополнительным достоинствам относятся относительно небольшая конструктивная сложность устройства (по числу входов логических элементов), равная 24, и высокое быстродействие, которое вычисляется как 2, где- задержка на логический элемент (сложность устройства-прототипа равна 22, а быстродействие составляет 2). Источники информации 1. Патент РБ 3270, МПК 06 7/49, 2000. 2. Патент РБ 3703, МПК 06 7/49, 2000 (прототип). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 4