Сумматор по модулю три

(51) МПК НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ СУММАТОР ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Авторы Супрун Валерий Павлович Городецкий Данила Андреевич(73) Патентообладатель Белорусский государственный университет(57) Сумматор по модулю три, характеризующийся тем, что содержит с первого по шестой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом сумматора младшего разряда результата, выход старшего разряда которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый инверсный вход которого соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий вход которого соединен с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй инверсный вход которого соединен с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестой вход которого соединен с выходом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом второго 16434 1 2012.10.30 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два вход сумматора младшего разряда первого операнда соединен с первым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два вход сумматора старшего разряда первого операнда соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым и третьим входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два вход сумматора младшего разряда второго операнда соединен со вторым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два вход сумматора старшего разряда второго операнда соединен со вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два вход сумматора младшего разряда третьего операнда соединен с первым инверсным входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два вход сумматора старшего разряда третьего операнда соединен с первым входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым и третьим входами шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два вход сумматора младшего разряда четвертого операнда соединен со вторым инверсным входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два вход сумматора старшего разряда четвертого операнда соединен со вторым входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с пятым и шестым входами шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и обработки дискретной информации, построения систем аппаратного контроля, а также построения вычислительных устройств, реализующих алгоритмы модулярной арифметики. Известен сумматор по модулю три, содержащий два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, четыре входа и два выхода 1. Сумматор предназначен для реализации арифметической операции сложения( 3). Сложность сумматора (по числу входов логических элементов) составляет 12. Известный сумматор, как и заявляемый сумматор, содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом сумматора младшего разряда результата сложения, выход старшего разряда которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Недостатком известного сумматора являются низкие функциональные возможности,поскольку он не предназначен для реализации операции( 3). Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому является вычислительное устройство по модулю три, содержащее шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, восемь настроечных входов и два выхода 2. Вычислительное устройство по модулю три предназначено для реализации (при соответствующей настройке) произвольной операции вида( 3). Устройство-прототип имеет конструктивную сложность, равную 36, а его быстродействие составляет 2, где- задержка на логический элемент. Устройство-прототип, как и заявляемый сумматор, содержит шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом сумматора младшего разряда результата, выход старшего разряда которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Недостатком устройства-прототипа является высокая конструктивная сложность (по числу входов логических элементов), равная 36. 2 16434 1 2012.10.30 Изобретение направлено на решение следующей технической задачи понижение конструктивной сложности устройства при вычислении операции( 3). Сумматор по модулю три характеризуется тем, что содержит с первого по шестой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом сумматора младшего разряда результата, выход старшего разряда которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Первый инверсный вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Третий вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Второй инверсный вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Шестой вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход сумматора младшего разряда первого операнда соединен с первым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход сумматора старшего разряда первого операнда соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым и третьим входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход сумматора младшего разряда второго операнда соединен со вторым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход сумматора старшего разряда второго операнда соединен со вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход сумматора младшего разряда третьего операнда соединен с первым инверсным входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход сумматора старшего разряда третьего операнда соединен с первым входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым и третьим входами шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход сумматора младшего разряда четвертого операнда соединен со вторым инверсным входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с четвертым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход сумматора старшего разряда четвертого операнда соединен со вторым входом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с пятым и шестым входами шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Основной технический результат изобретения заключается в понижении конструктивной сложности вычислительного устройства по модулю три при вычислении операции( 3). Названный эффект достигается путем изменения соединений между элементами в логической схеме устройства. На чертеже (фигура) представлена логическая схема сумматора по модулю три, содержащая шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 1, , 6, восемь входов 7, , 14, два выхода 15 и 16. 16434 1 2012.10.30 Операнды , ,изадаются двухразрядными двоичными кодами(а 2, а 1),(2, 1),(2, 1) и(2, 1), где 2, 2, 2, 2 - старшие разряды операндов, 1, 1, 1,1 - младшие разряды операндов, т.е.221,221,221 и 221. В соответствии с выбранным модулем 3 операнды , , ,могут принимать значения 0 (00), 1 (01), 2 (10). Результат выполнения операции( 3) задается двухразрядным двоичным кодом(2, 1), где 221. Сумматор по модулю три работает следующим образом. На входы сумматора 7 и 8 поступают значения младшего 1 и старшего 2 разрядов первого операнда 221, на входы 9 и 10 - значения младшего 1 и старшего 2 разрядов второго операнда 221,на входы 11 и 12 - значения младшего 1 и старшего 2 разрядов третьего операнда 221, на входы 13 и 14 - значения младшего 1 и старшего 2 разрядов четвертого операнда 221. На выходах сумматора 15 и 16 реализуются логические функции 1 и 2, которые принимают значения младшего 1 и старшего 2 разрядов результата выполнения операции( 3), где 221. Логические функции 1 и 2 представлены посредством таблицы истинности (таблица). Логическая схема (фигура) сумматора по модулю три синтезирована на основе использования следующих аналитических представлений функций 1 и 2 1, если 2122122,10 - в противном случае,1, если 12122,20 - в противном случае,1, если 12122,где 10 - в противном случае,1, если 12 212 22,20 - в противном случае,1, если 12122,10 - в противном случае,1, если 12 212 22,20 - в противном случае. Основным достоинством сумматора по модулю три является низкая конструктивная сложность, равная 30. Сложность устройства-прототипа составляет 36. Кроме того, сумматор и устройство-прототип имеют одинаковое быстродействие,равное 2, где- задержка на один логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. 16434 1 2012.10.30 Входы Двоичный код Двоичный код Двоичный код Двоичный код третьего операн- четвертого опепервого операнда второго операнда да ранда(2, 1)(2, 1)(2, 1)(2, 1) 2 1 2 1 2 с 1 2 1 8 7 10 9 12 11 14 13 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 1 0 1 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 5 Выходы Двоичный код результата сложения(2, 1) 2 1 16 15 0 0 0 1 1 0 0 1 1 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 1 0 16434 1 2012.10.30 Продолжение таблицы Входы Выходы Двоичный код Двоичный код Двоичный код Двоичный код Двоичный код третьего операн- четвертого опе- результата слопервого операнда второго операнда да ранда жения(2, 1)(2, 1)(2, 1)(2, 1)(2, 1) 2 1 2 1 2 с 1 2 1 2 1 8 7 10 9 12 11 14 13 16 15 0 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 1 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 0 0 1 0 0 1 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 1 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 0 16434 1 2012.10.30 Источники информации 1. Патент РБ 12003, МПК 067/38, 2009. 2. Заявка на патент РБ а 20091427, МПК 06 7/38, 2010 (прототип). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 7