Сумматор по модулю три

(51) МПК (2006) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ СУММАТОР ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Авторы Супрун Валерий Павлович Городецкий Данила Андреевич(73) Патентообладатель Белорусский государственный университет(57) Сумматор по модулю три, характеризующийся тем, что содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом младшего разряда операнда результата сумматора, выход старшего разряда которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, -й,где 1, 2, вход которого соединен с входом старшего разряда -го операнда сумматора,вход младшего разряда которого соединен с -м входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, (2)-й вход первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с входом младшего разряда -го операнда сумматора, вход старшего разряда которого соединен с (4)-м входом первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Фиг. 1 Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. 12003 1 2009.06.30 Известен сумматор по модулю три, содержащий мажоритарный элемент с порогом два, два элемента ИЛИ, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре входа и два выхода 1. Недостатком сумматора по модулю три является низкое быстродействие. Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому является сумматор по модулю три, содержащий мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два выхода 2. Сложность сумматора (по числу входов логических элементов) равна 10, а быстродействие, определяемое глубиной схемы, составляет 2, где- усредненная задержка на один логический элемент. Недостатком известного сумматора по модулю три является низкое быстродействие. Изобретение направлено на решение технической задачи повышения быстродействия сумматора по модулю три. Сумматор по модулю три содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход первого из которых соединен с выходом младшего разряда операнда результата сумматора, выход старшего разряда которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Причем -й, где 1, 2, вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с входом старшего разряда -го операнда сумматора. Вход младшего разряда -го операнда сумматора соединен с -м входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, (2)-й вход первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с входом младшего разряда -го операнда сумматора. Вход старшего разряда -го операнда сумматора соединен с (4)-м входом первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Основной технический результат изобретения заключается в повышении быстродействия сумматора по модулю три. Названный эффект достигается путем увеличения на единицу значения порога первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а также изменением соединений между элементами логической схемы сумматора. На чертеже (фиг. 1) представлена схема сумматора по модулю три. Сумматор по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 1 и 2, четыре входа 3, 4, 5, 6 и два выхода 7 и 8. Операнды А и В задаются двухразрядными двоичными кодами А(а 1, а 2),(1, 2),где а 1, 1 - младшие разряды а 2, 2 старшие разряды операндов А и В, т.е. Аа 12 а 2 и 122. В соответствии с выбранным модулем Р 3 операнды могут принимать значения 0 (00), 1 (01), 2 (10). Результат сложения задается двухразрядным двоичным кодом(1, 2), где 122. На входы 3 и 5 сумматора подаются значения младших разрядов а 1, 1 операндов А и В соответственно на входы 4 и 6 - значения старших разрядов а 2, 2 операндов А и В соответственно. На выходе 7 сумматора реализуется младший разряд 1, на выходе 8 - старший разряд 2 результата сложения А( 3). Логическая схема сумматора по модулю три (фиг. 2) синтезирована по следующим аналитическим представлениям функций 1 и 2 1, если 2122122 10 в противном случае,1, если 12 212 22 20 в противном случае. 12003 1 2009.06.30 Таблица представляет собой таблицу истинности логических функцийи 2, описывающих работу сумматора по модулю три, фиг. 2. Основным достоинством сумматора по модулю три является высокое быстродействие,определяемое глубиной схемы и равное , где - усредненная задержка на один логический элемент. Конструктивная сложность сумматора (по числу входов логических элементов) равна 12. Число внешних выводов - 6. Источники информации 1. А.с. СССР 1751747, МПК 06 7/50, 1992. 2. А.с. СССР 1830528, МПК 06 7/50, 1993 (прототип). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 3