Вычислительное устройство по модулю три

(51) МПК НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Авторы Супрун Валерий Павлович Городецкий Данила Андреевич(73) Патентообладатель Белорусский государственный университет(57) Вычислительное устройство по модулю три, содержащее два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и элемент И, выход которого соединен с выходом устройства равно двум, а первый вход соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый вход которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со входом устройства младшего разряда первого операнда, вход устройства старшего разряда которого соединен со вторыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен со входом устройства старшего разряда второго операнда, вход устройства младшего разряда которого соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, отличающееся тем, что содержит мажоритарный элемент с порогом два, выход которого соединен с выходом устройства равно единице, настроечный вход устройства соединен со вторым входом элемента И и с инверсным входом мажоритарного элемента с порогом два, первый вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, четвертый вход которого соединен со входом устройства младшего разряда первого операнда, а инверсный вход соединен со входом устройства младшего разряда второго операнда, второй и третий входы мажоритарного элемента с порогом два соединены с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, четвертый вход которого соединен со входом устройства старшего разряда первого операнда, а инверсный вход соединен со входом устройства старшего разряда второго операнда. 18233 1 2014.06.30 Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и обработки дискретной информации, построения систем аппаратного контроля, а также для построения вычислительных устройств, реализующих алгоритмы модулярной арифметики, и цифровых устройств, работающих в системе остаточных классов. Известно вычислительное устройство по модулю три, содержащее два мажоритарных элемента с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, пять входов и два выхода 1. Сложность устройства (по числу входов логических элементов) равна 15. Недостатком вычислительного устройства, предназначенного для вычисления операции ( 3), является низкое быстродействие, определяемое глубиной схемы и равное 4, где- задержка на логический элемент. Известное устройство, как и заявляемое, содержит элемент И и мажоритарный элемент с порогом два, выход которого соединен с выходом младшего разряда результата,выход старшего разряда которого соединен с выходом элемента И. Наиболее близким по конструкции и функциональным возможностям техническим решением к предлагаемому устройству является вычислительное устройство по модулю три, которое содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и элемент И, пять входов и два выхода 2. Устройство предназначено для вычисления операции ( 3). Конструктивная сложность устройства-прототипа равна 17, а его быстродействие, определяемое глубиной логической схемы, составляет 3, где- задержка на логический элемент. Недостатками устройства-прототипа являются высокая сложность и низкое быстродействие, определяемое глубиной схемы. Устройство-прототип, как и изобретение, содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и элемент И, выход которого соединен с выходом устройства старшего разряда результата. Изобретение направлено на решение технической задачи понижения сложности и повышения быстродействия вычислительного устройства при реализации операции( 3) , где- натуральное число. Вычислительное устройство по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и элемент И. Выход элемента И соединен с выходом устройства старшего разряда результата, а первый вход соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с входом устройства младшего разряда первого операнда. Вход устройства старшего разряда первого операнда соединен со вторыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Третий вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен со входом устройства старшего разряда второго операнда. Вход устройства младшего разряда второго операнда соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. В отличие от прототипа устройство содержит мажоритарный элемент с порогом два,выход которого соединен с выходом устройства младшего разряда результата. Настроечный вход устройства соединен со вторым входом элемента И и с инверсным входом мажоритарного элемента с порогом два. Первый вход мажоритарного элемента с порогом два соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Четвертый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен со входом устройства младшего разряда первого операнда, а инверсный вход соединен со входом устройства младшего разряда второго операнда. 2 18233 1 2014.06.30 Второй и третий входы мажоритарного элемента с порогом два соединены с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Четвертый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен со входом устройства старшего разряда первого операнда, а инверсный вход соединен со входом устройства старшего разряда второго операнда. Основной технический результат изобретения заключается в понижении конструктивной сложности и в повышении быстродействия устройства при вычислении операции( 3). Названный эффект достигается путем введения в логическую схему устройства нового логического элемента (мажоритарного элемента с порогом два) и посредством изменения соединений между логическими элементами схемы. В соответствии с выбранным модулем 3 входные операнды ,и результат выполнения операции ( 3) задаются двухразрядными двоичными кодами(1 ,2 ) ,(1,2 ) и(1,2 ) , где 12 2 ,12 2 и 122 . Входы Выходы Двоичный код резульДвоичный код первого Двоичный код второго Значение сигна- тата выполнения опеоперанда операнда ла настройкирации(, 2)(1, 2)(1, 2) 2 1 2 1 2 1 6 5 8 7 9 11 10 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 0 1 0 1 На фигуре представлена схема вычислительного устройства по модулю три, работа которого описывается таблицей истинности логических функций 1 и 2, реализуемых на его выходах (таблица). Сигнал настройки и устройства определяется по правилу 0, есличетное, 1 в противном случае. 18233 1 2014.06.30 Вычислительное устройство по модулю три содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 1 и 2, мажоритарный элемент с порогом два 3, элемент И 4, четыре информационных входа 5-8, настроечный вход 9, два выхода 10 и 11. Вычислительное устройство работает следующим образом. На информационные входы 5 и 6 устройства поступают значения младшего 1 и старшего 2 разрядов первого операнда , на информационные входы 7 и 8 - значения младшего 1 и старшего 2 разрядов второго операнда , на вход 9 - значение сигнала настройки . На выходе 10 устройства реализуется младший разряд 1, на выходе 11 - старший разряд 2 результата выполнения арифметической операции ( 3). Логическая схема вычислительного устройства по модулю три (фигура) синтезирована на основе использования следующих аналитических представлений логических функций 1 и 2 1, если 2122, 1 (1 ,2 , 1 ,2 ,)0 в противном случае,2 (1,2 , 1,2 ,)2 ,где 1, если 12 2122,10 в противном случае,1, если 212122,20 в противном случае. Основными достоинствами заявляемого вычислительного устройства по модулю три являются 1) низкая конструктивная сложность, которая равна 16 (сложность устройствапрототипа равна 17) 2) высокое быстродействие, определяемое глубиной схемы и равное 2 (быстродействие устройства-прототипа составляет 3). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 4