Вычислительное устройство унитарных кодов по модулю три

(51) МПК (2006) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Автор Супрун Валерий Павлович(73) Патентообладатель Белорусский государственный университет(57) Вычислительное устройство унитарных кодов по модулю три, содержащее три элемента РАВНОЗНАЧНОСТЬ, выход -го (1, 2, 3) из которых соединен с выходом равно- 1 результата суммы, отличающееся тем, что содержит первый и второй элементы ЗАПРЕТ, первый и второй элементы ИЛИ-НЕ, мажоритарный элемент с порогом два, выход которого соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ и первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с выходом первого элемента ИЛИ-НЕ и первым входом третьего элемента РАВНОЗНАЧНОСТЬ,второй вход которого соединен со вторым входом первого элемента РАВНОЗНАЧНОСТЬ и с выходом второго элемента ИЛИ-НЕ, первый вход которого соединен с первым входом мажоритарного элемента с порогом два и с выходом первого элемента ЗАПРЕТ, первый прямой вход которого соединен с первым управляющим входом устройства, второй управляющий вход которого соединен с первым прямым входом второго элемента ЗАПРЕТ, выход которого соединен со вторым входом второго элемента ИЛИ-НЕ и со вторым входом мажоритарного элемента с порогом два, третий вход которого соединен с входом равно нулю первого операнда, с входом запрета первого элемента ЗАПРЕТ и с первым входом первого элемента ИЛИ-НЕ, второй вход которого соединен с четвертым входом мажоритарного элемента с порогом два, с входом равно нулю второго операнда и с входом запрета второго элемента ЗАПРЕТ, второй прямой вход которого соединен с входом равно двум второго операнда, а вход равно двум первого операнда соединен со вторым прямым входом первого элемента ЗАПРЕТ. 10218 1 2008.02.28 Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Известен сумматор унитарных кодов по модулю три, который содержит шесть элементов РАВНОЗНАЧНОСТЬ, три элемента И, шесть входов и три выхода 1. Сложность сумматора (по числу входов логических элементов) равна 18, а быстродействие, определяемое глубиной схемы, составляет 2, где- задержка на логический элемент. Недостатком сумматора являются низкие функциональные возможности. Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является сумматор унитарных кодов по модулю три, который содержит три элемента ИЛИ, три элемента РАВНОЗНАЧНОСТЬ, шесть входов и три выхода 2. Сложность сумматора равна 12, а быстродействие - 2, где- задержка на логический элемент. Недостатками известного сумматора являются низкие функциональные возможности,поскольку сумматор не реализует операцию А(3). Изобретение направлено на решение технической задачи расширения функциональных возможностей сумматора унитарных кодов по модулю три за счет реализации операции АВ(3). Вычислительное устройство унитарных кодов по модулю три содержит три элемента РАВНОЗНАЧНОСТЬ, выход -го (1, 2, 3) из которых соединен с выходом равно -1 результата суммы. В отличие от прототипа в устройство дополнительно введены первый и второй элементы ЗАПРЕТ, первый и второй элементы ИЛИ-НЕ, мажоритарный элемент с порогом два. Выход мажоритарного элемента с порогом два соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ и первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с выходом первого элемента ИЛИ-НЕ и первым входом третьего элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен со вторым входом первого элемента РАВНОЗНАЧНОСТЬ и с выходом второго элемента ИЛИ-НЕ. Первый вход второго элемента ИЛИ-НЕ соединен с первым входом мажоритарного элемента с порогом два и с выходом первого элемента ЗАПРЕТ, первый прямой вход которого соединен с первым управляющим входом устройства. Второй управляющий вход устройства соединен с первым прямым входом второго элемента ЗАПРЕТ, выход которого соединен со вторым входом второго элемента ИЛИ-НЕ и со вторым входом мажоритарного элемента с порогом два. Третий вход мажоритарного элемента с порогом два соединен с входом равно нулю первого операнда, с входом запрета первого элемента ЗАПРЕТ и с первым входом первого элемента ИЛИ-НЕ. Второй вход первого элемента ИЛИ-НЕ соединен с четвертым входом мажоритарного элемента с порогом два, с входом равно нулю второго операнда и с входом запрета второго элемента ЗАПРЕТ, второй прямой вход которого соединен с входом равно двум второго операнда. Вход равно двум первого операнда соединен со вторым прямым входом первого элемента ЗАПРЕТ. Основной технический результат изобретения заключается в расширении функциональных возможностей устройства за счет реализации операции АВ(3). Названный технический результат достигается путем введения в логическую схему сумматора унитарных кодов по модулю три новых логических элементов (элементов ЗАПРЕТ,элементов ИЛИ-НЕ и мажоритарного элемента с порогом два). На чертеже (фигура) представлена схема вычислительного устройства унитарных кодов по модулю три. Вычислительное устройство содержит два элемента ЗАПРЕТ 1 и 2,два элемента ИЛИ-НЕ 3 и 4, мажоритарный элемент с порогом два 5, три элемента 2 10218 1 2008.02.28 РАВНОЗНАЧНОСТЬ 6, 7 и 8, два управляющих входа 9 и 10, четыре информационных входа 1114, три выхода 15, 16 и 17. Вычислительное устройство унитарных кодов по модулю три, предназначенное для выполнения операции АВ, работает следующим образом. На информационные входы устройства 1114 поступают разряды равно нулю и равно двум первого А(а 0, а 1, а 2) и второго операндов(0, , 2), где 0, , 2, 0, , 2 0, 1. При этом 1(1) тогда и только тогда, когда А(3) ((3, где 0, 1, 2. На управляющие входы 9 и 10 подаются значения логических переменных 1 и 2, где 0, есличетное 0, есличетное 1 и 21 в противном случае 1 в противном случае. На выходах вычислительного устройства 15, 16 и 17 формируется унитарный двоичный код результата суммы АВ(3), где(0, , 2) и 0, , 20, 1. При этом 1 тогда и только тогда, когда АВ(3), где 0, 1, 2. Первообразная вычислительного устройства унитарных кодов по модулю три имеет вид 0 (1 ,2 )102202( 0 ,0 , 102 ,202 ), 1 (1 ,2 )00( 0 ,0 , 102 ,202 ), 2 ( 1 ,2 )00102202 , где- логическая операция равнозначность, а М(х 1, х 2, х 3, х 4) - логическая функция,реализуемая на выходе 4-входового мажоритарного элемента с порогом два, на входы которого подаются значения переменных , 2, 3, 4, т.е. 1, если 12342( 1 ,2 ,3 ,4 )0 в противном случае. Работа вычислительного устройства унитарных кодов по модулю три описывается таблицей истинности логических функций 0, 1 и 2. Основным достоинством вычислительного устройства унитарных кодов по модулю три являются широкие функциональные возможности, поскольку устройство реализует операцию АВ(3). Кроме того, устройство имеет относительно небольшую конструктивную сложность(по числу входов логических элементов), равную 20, а его быстродействие, определяемое глубиной схемы, составляет 3, где- задержка на логический элемент. При этом число внешних выводов устройства равно девяти. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 4