Вычислительное устройство унитарных кодов по модулю три

(51) МПК (2009) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Авторы Супрун Валерий Павлович Городецкий Данила Андреевич(73) Патентообладатель Белорусский государственный университет(57) Вычислительное устройство унитарных кодов по модулю три, характеризующееся тем, что содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, инверсный выход первого из которых соединен с выходом устройства равно нулю, а первый вход - с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, второй вход - с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым и третьим входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, третий вход - с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, четвертый вход - с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с пятым и шестым входами второго элемента ИСКЛЮ 14125 1 2011.02.28 ЧАЮЩЕЕ ИЛИ с порогом три, выход которого соединен с выходом устройства равно двум, выход равно единице которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход устройства равно нулю первого операнда соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым и вторым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий вход которого соединен со входом устройства равно единице первого операнда, вход устройства равно двум первого операнда соединен со вторым и третьим входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, вход устройства равно нулю второго операнда соединен с четвертым и пятым входами второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестые входы которых соединены со входом устройства равно единице второго операнда, вход устройства равно нулю третьего операнда соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым и вторым входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий вход которого соединен со входом устройства равно единице третьего операнда,вход устройства равно двум третьего операнда соединен со вторым и третьим входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, вход устройства равно нулю четвертого операнда соединен с четвертым и пятым входами четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестые входы которых соединены со входом устройства равно единице четвертого операнда. Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Известно вычислительное устройство унитарных кодов по модулю три, предназначенное для реализации операции АВС( 3) 1. Устройство содержит восемь элементов И, три элемента ИЛИ, три элемента РАВНОЗНАЧНОСТЬ, двенадцать входов и три выхода. Основным недостатком вычислительного устройства являются ограниченные функциональные возможности, поскольку устройство не выполняет операцию (А)( 3). Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому устройству является вычислительное устройство унитарных кодов по модулю три, выполняющее операцию 2. Устройство содержит семь элементов ИЛИ, два элемента РАВНОЗНАЧНОСТЬ, элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент ИЛИ-НЕ, элемент ЗАПРЕТ, двенадцать входов и три выхода. Недостатками известного устройства унитарных кодов по модулю три являются а) большое число внешних выводов, равное 15, и б) низкое быстродействие, которое определяется глубиной схемы и составляет 3, где- задержка на один логический элемент. Изобретение направлено на решение следующих технических задач а) уменьшение числа внешних выводов б) повышение быстродействия вычислительного устройства унитарных кодов по модулю три, предназначенного для вычисления операции . Вычислительное устройство унитарных кодов по модулю три характеризуется тем,что содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Инверсный выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом устройства равно нулю, а первый вход - с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, второй вход - с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым и третьим входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, третий вход - с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с четвертым и пятым входами первого 2 14125 1 2011.02.28 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, четвертый вход - с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три. Выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три соединен с выходом устройства равно двум, выход равно единице которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три. Вход устройства равно нулю первого операнда соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым и вторым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий вход которого соединен с входом устройства равно единице первого операнда. Вход устройства равно двум первого операнда соединен со вторым и третьим входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход устройства равно нулю второго операнда соединен с четвертым и пятым входами второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестые входы которых соединены с входом устройства равно единице второго операнда. Вход устройства равно нулю третьего операнда соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым и вторым входами пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, третий вход которого соединен с входом устройства равно единице третьего операнда. Вход устройства равно двум третьего операнда соединен со вторым и третьим входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход устройства равно нулю четвертого операнда соединен с четвертым и пятым входами четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, шестые входы которых соединены с входом устройства равно единице четвертого операнда. Названный технический результат достигается путем использования новых логических элементов (элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три). На фигуре представлена логическая схема вычислительного устройства унитарных кодов по модулю три. Вычислительное устройство унитарных кодов по модулю три содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 15 (элемент 5 имеет инверсный выход), два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 6 и 7, десять входов 817 и три выхода 18, 19 и 20. Устройство, предназначенное для выполнения операции ( 3) в унитарных кодах, работает следующим образом. На входы устройства 8, 9 и 10 поступают разряды равно нулю, равно единице и равно двум унитарного двоичного кода первого операнда(0, 1, 2), на входы 11 и 12 - разряды равно нулю и равно единице унитарного двоичного кода второго операнда(0, 1, 2), на входы 13, 14 и 15 - разряды равно нулю, равно единице и равно двум унитарного двоичного кода третьего операнда(0, 1, 2) на входы 16 и 17 - разряды равно нулю и равно единице унитарного двоичного кода четвертого операнда(0, 1, 2), где 0, 1, 2, 0, 1, 2, 0, , 2, 0, 1, 20, 1. При этом 1,1,1 и 1 тогда и только тогда, когда( 3), В( 3),( 3) и( 3) соответственно, где 0, 1, 2. На выходах устройства 18, 19 и 20 формируется унитарный двоичный код результата выполнения арифметической операции ( 3), где(0, 1, 2) и 0, , 2 0, 1. При этомтогда и только тогда, когда ( 3) и 0,1,2. Логические функции 0, 1, 2, которые реализуются на выходах заявляемого вычислительного устройства, представлены посредством таблицы истинности (таблица). 3 14125 1 2011.02.28 Логическая схема (фигура) устройства для вычисления операции в унитарных кодах по модулю три синтезирована на основе использования следующих аналитических выражений функций 0, 1, 2 0, если 12122 01 в противном случае,1, если 12 22123 10 в противном случае,1, если 12 212 23 23 в противном случае, где 1, если 02 22 012 1 ( 0 ,2 ,0 , 1 )0 в противном случае,1, если 2 012 0122 ( 0 , 1 ,0 , 1 )0 в противном случае,1, если 02 22 012 1 (0 ,2 ,0 , 1 )0 в противном случае,1, если 2012 0122 (0 , 1 ,0 , 1 )0 в противном случае. Основным достоинством вычислительного устройства унитарных кодов по модулю три является высокое быстродействие, определяемое глубиной схемы и равное 2, гдезадержка на один логический элемент. К дополнительным достоинствам устройства можно отнести небольшое число внешних выводов, равное 13 (десять входов и три выхода). В то время как устройство-прототип имеет 15 внешних выводов. Входы Унитарный Унитарный Унитарный Унитарный двоичный код двоичный код двоичный код двоичный код первого второго третьего четвертого операндаоперандаоперандаоперанда 0 1 2 0 1 2 0 1 2 0 1 2 8 9 10 11 12 13 14 15 16 17 10 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 1 Выходы Унитарный двоичный кодрезультата выполнения операции 14125 1 2011.02.28 Продолжение табл. Входы Унитарный Унитарный Унитарный Унитарный двоичный код двоичный код двоичный код двоичный код первого второго третьего четвертого операндаоперандаоперандаоперанда 0 1 2 0 1 2 0 1 2 0 1 2 8 9 10 11 12 13 14 15 16 17 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 0 1 Выходы Унитарный двоичный кодрезультата выполнения операции 14125 1 2011.02.28 Продолжение табл. Входы Унитарный Унитарный Унитарный Унитарный двоичный код двоичный код двоичный код двоичный код первого второго третьего четвертого операндаоперандаоперандаоперанда 0 1 2 0 1 2 0 1 2 0 1 2 8 9 10 11 12 13 14 15 16 17 0 1 0 0 0 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 Источники информации 1. Патент РБ 9341, МПК 06 7/38, 7/48, 2007. 2. Патент РБ 9477, МПК 06 7/38, 2007 (прототип). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 6 Выходы Унитарный двоичный кодрезультата выполнения операции