Сумматор унитарных кодов по модулю семь

(51) МПК (2006) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ СЕМЬ(71) Заявитель Государственное научное учреждение Объединенный институт проблем информатики Национальной академии наук Беларуси(72) Авторы Бибило Петр Николаевич Седун Андрей Максимович(73) Патентообладатель Государственное научное учреждение Объединенный институт проблем информатики Национальной академии наук Беларуси(57) Сумматор унитарных кодов по модулю семь, содержащий шесть элементов ИЛИ, семь элементов И и двадцать один элемент РАВНОЗНАЧНОСТЬ, -й, где 1,2, вход -го, где 1,26, элемента ИЛИ соединен со входом равно -1 -го операнда, выход -го, где 1,27, элемента И соединен с выходом равно -1 сумматора, а -й, где 1,2,3,вход элемента И соединен с выходом (3-3)-го элемента РАВНОЗНАЧНОСТЬ, выход первого элемента ИЛИ соединен с первыми входами четвертого, седьмого, десятого, тринадцатого, шестнадцатого и девятнадцатого элементов РАВНОЗНАЧНОСТЬ, выход второго элемента ИЛИ соединен с первыми входами первого, одиннадцатого, четырнадцатого, Фиг. 1 10492 1 2008.04.30 семнадцатого и двадцатого элементов РАВНОЗНАЧНОСТЬ и со вторым входом четвертого элемента РАВНОЗНАЧНОСТЬ, выход третьего элемента ИЛИ соединен с первыми входами второго, пятого, восемнадцатого и двадцать первого элементов РАВНОЗНАЧНОСТЬ и со вторыми входами седьмого и одиннадцатого элементов РАВНОЗНАЧНОСТЬ, выход четвертого элемента ИЛИ соединен с первыми входами третьего, шестого и восьмого элементов РАВНОЗНАЧНОСТЬ и со вторыми входами десятого, четырнадцатого и восемнадцатого элементов РАВНОЗНАЧНОСТЬ, выход пятого элемента ИЛИ соединен с первыми входами девятого и двенадцатого элементов РАВНОЗНАЧНОСТЬ и со вторыми входами третьего, тринадцатого, семнадцатого и двадцать первого элементов РАВНОЗНАЧНОСТЬ, выход шестого элемента ИЛИ соединен с первым входом пятнадцатого элемента РАВНОЗНАЧНОСТЬ и со вторыми входами второго, шестого, девятого,шестнадцатого и двадцатого элементов РАВНОЗНАЧНОСТЬ, отличающийся тем, что содержит мажоритарный элемент с порогом два с инверсным выходом, -й вход которого соединен со входом равно -1 первого операнда сумматора, а (6)-й вход соединен со входом равно -1 второго операнда сумматора, выход мажоритарного элемента с порогом два с инверсным выходом соединен со вторыми входами первого, пятого, восьмого,двенадцатого, пятнадцатого и девятнадцатого элементов РАВНОЗНАЧНОСТЬ. Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Известен сумматорунитарных кодов по модулю , который при 7 и 2 содержит сорок девять элементов И, семь элементов ИЛИ, четырнадцать входов и семь выходов 1. Сложность сумматора (по числу входов логических элементов) равна 147, а быстродействие - 2, где - задержка на логический элемент. Число внешних выводов сумматора равно 21. Недостатком известного сумматора является высокая конструктивная сложность и большое число внешних выводов. Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является сумматор унитарных кодов по модулю семь, который содержит семь элементов ИЛИ, двадцать один элемент РАВНОЗНАЧНОСТЬ, семь элементов И, четырнадцать входов и семь выходов 2. Сложность сумматора составляет 77, а быстродействие, определяемое глубиной схемы, равно 3. Число внешних выводов сумматора равно 21. Недостатком известного сумматора является большое число внешних выводов. Изобретение направлено на решение технической задачи - уменьшение числа внешних выводов сумматора унитарных кодов по модулю семь. Сумматор унитарных кодов по модулю семь содержит шесть элементов ИЛИ, семь элементов И и двадцать один элемент РАВНОЗНАЧНОСТЬ, -й, где 1,2, вход -го, где 1,26, элемента ИЛИ соединен со входом равно -1 -го операнда, выход -го, где 1,27, элемента И соединен с выходом равно -1 сумматора, а -й, где 1,2,3,вход элемента И соединен с выходом (3- 3)-го элемента РАВНОЗНАЧНОСТЬ. Выход первого элемента ИЛИ соединен с первыми входами четвертого, седьмого, десятого, тринадцатого, шестнадцатого и девятнадцатого элементов РАВНОЗНАЧНОСТЬ. Выход второго элемента ИЛИ соединен с первыми входами первого, одиннадцатого, четырнадцатого,семнадцатого и двадцатого элементов РАВНОЗНАЧНОСТЬ и со вторым входом четвертого элемента РАВНОЗНАЧНОСТЬ. Выход третьего элемента ИЛИ соединен с первыми входами второго, пятого, восемнадцатого и двадцать первого элементов РАВНОЗНАЧНОСТЬ 2 10492 1 2008.04.30 и со вторыми входами седьмого и одиннадцатого элементов РАВНОЗНАЧНОСТЬ. Выход четвертого элемента ИЛИ соединен с первыми входами третьего, шестого и восьмого элементов РАВНОЗНАЧНОСТЬ и со вторыми входами десятого, четырнадцатого и восемнадцатого элементов РАВНОЗНАЧНОСТЬ. Выход пятого элемента ИЛИ соединен с первыми входами девятого и двенадцатого элементов РАВНОЗНАЧНОСТЬ и со вторыми входами третьего, тринадцатого, семнадцатого и двадцать первого элементов РАВНОЗНАЧНОСТЬ. Выход шестого элемента ИЛИ соединен с первым входом пятнадцатого элемента РАВНОЗНАЧНОСТЬ и со вторыми входами второго, шестого, девятого, шестнадцатого и двадцатого элементов РАВНОЗНАЧНОСТЬ. В отличие от прототипа сумматор дополнительно содержит мажоритарный элемент с порогом два с инверсным выходом, -й вход которого соединен со входом равно -1 первого операнда сумматора, а (6)-й вход соединен со входом равно -1 второго операнда сумматора. Выход мажоритарного элемента с порогом два с инверсным выходом соединен со вторыми входами первого, пятого,восьмого, двенадцатого, пятнадцатого и девятнадцатого элементов РАВНОЗНАЧНОСТЬ. Основной технический результат изобретения заключается в уменьшении числа внешних выводов сумматора унитарных кодов по модулю семь. Названный технический результат достигается путем введения в логическую схему сумматора унитарных кодов по модулю семь нового логического элемента (мажоритарного элемента с порогом два с инверсным выходом), а также изменением межсоединений в логической схеме сумматора. На чертеже (фиг. 1) представлена схема сумматора унитарных кодов по модулю семь. Сумматор унитарных кодов по модулю семь содержит шесть элементов ИЛИ 1,26,мажоритарный элемент с порогом два с инверсным выходом 7, двадцать один элемент РАВНОЗНАЧНОСТЬ 8,9,28, семь элементов И 29,3035, двенадцать входов 36,3747 и семь выходов 48,4954. Сумматор унитарных кодов по модулю семь работает следующим образом. На входы 36,3741 сумматора поступают значения а 0,а 1 а 5 унитарного двоичного кода первого операнда(а 0,а 1 а 6), на входы 42,4447 поступают значения 0,15 унитарного двоичного кода второго операнда В(0,16), где 0,16, 0,160,1. При этом а 1 (1) тогда и только тогда, когда А(7) (В(7, где 0,16. На выходах 48,4954 сумматора формируется унитарный двоичный код результата суммы(0,16), где 0,160,1. При этом 1 тогда и только тогда, когда АВ( 7). Первообразная сумматора унитарных кодов по модулю имеет вид 011 ) ( 0 ,0 , 1 , 1 ,,5 ,5 )( 11 ) ( 0 ,0 ,1 , 1 ,,5 ,522 )( 55 )( 22 )( 5533 )( 44 )( 33 )( 44 ,100 )(11 )( 00 )(1122 ) ( 0 ,0 ,1 , 1 ,,5 ,5 )( 22 ) ( 0 ,0 , 1 , 1 ,,5 ,533 )( 55 )( 33 )( 55 , 200 )( 22 )( 00 )( 2233 ) ( 0 ,0 ,1 , 1 ,,5 ,5 )( 33 ) ( 0 ,0 ,1 , 1 ,,5 ,544 )( 55 )( 44 )( 55 , 3 10492 1 2008.04.30300 )( 33 )( 00 )( 3311 )( 22 )(11 )( 2244 ) ( 0 ,0 ,1 , 1 ,,5 ,5 )( 44 ) ( 0 ,0 , 1 , 1 ,,5 ,5 , 400 )( 44 )( 00 )( 4411 )( 33 )(11 )( 3355 ) ( 0 ,0 ,1 , 1 ,,5 ,5 )( 55 ) ( 0 ,0 ,1 , 1 ,,5 ,5 , 500 )( 55 )( 00 )( 5511 )( 44 )(11 )( 4422 )( 33 )( 22 )( 33 , 600 ) ( 0 ,0 , 1 , 1 ,,5 ,5 )( 00 ) ( 0 ,0 , 1 , 1 ,,5 ,511 )( 55 )(11 )( 5522 )( 44 )( 22 )( 44 ,где 0, если 0011552, ( 0 ,0 , 1 , 1 ,,5 ,5 )1 в противном случае. Работа сумматора унитарных кодов по модулю семь описывается таблицей (фиг. 2). Достоинством сумматора унитарных кодов по модулю семь является небольшое число внешних выводов, равное 19, а также относительно низкая конструктивная сложность устройства (по числу входов логических элементов равная 87) и высокое быстродействие,которое вычисляется как 3, где- задержка на логический элемент. В то же время устройство-прототип имеет 21 внешний вывод (сложность 77 и быстродействие 3). Источники информации 1. А.с. СССР 1403060, МПК 06 7/49 // БИ 22. - 1988. - С. 179. 2. Патент Республики Беларусь 3704, МПК 06 7/49 // БИ 4. - 2000. - С. 208 (прототип). 10492 1 2008.04.30 СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ СЕМЬ Входы Выходы Унитарный двоичный код Унитарный двоичный код Унитарный двоичный код первого операнда второго операнда результата суммы(0,16)(0,16)(0,16) а 0 а 1 а 2 3 а 4 5 6 0 1 2 3 4 5 6 0 1 2 3 4 5 6 36 Фиг.2 Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 5