Устройство гибридной коммутации

(51) МПК (2009) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ(71) Заявитель Учреждение образования Военная академия Республики Беларусь(72) Авторы Дубина Сергей Александрович Костюкович Сергей Николаевич Мацкевич Артур Николаевич Тихонова Екатерина Юрьевна Шаболтиев Вячеслав Викторович(73) Патентообладатель Учреждение образования Военная академия Республики Беларусь(57) Устройство гибридной коммутации, состоящее из процессора управления, связанного с общей памятью, которая соединена с информационными входами первого и второго электронных ключей и процессором взаимодействия с абонентами, имеющимабонентских входов, с выходным процессором, который соединен с выходами первого и второго электронных ключей и имеетвыходов для передачи пакетов и выход для передачи сообщений, с первым входом схемы сравнения, выход которой соединен с входом установки в единицу управляющего триггера, с вычислительным устройством, выход которого соединен со вторым входом схемы сравнения, с входом установки в ноль управляющего триггера, отличающееся тем, что дополнительно содержит блок коррекции режима коммутации, состоящий из последовательно соединенных первого инвертора, элемента ИЛИ,элемента И и второго инвертора, причем вход первого инвертора и второй вход элемента И являются соответственно первым и вторым входами блока коррекции режима коммутации, выход управляющего триггера соединен со вторым входом элемента ИЛИ, выход элемента И соединен с управляющим входом второго электронного ключа, выход второго инвертора соединен с управляющим входом первого электронного ключа.(56) 1. Самойленко С.И. Метод адаптивной коммутации // Электросвязь. - 1981. -6. 2. Патент 2305374 1, МПК 04 12/64, дата публикации 2007. 65122010.08.30 Полезная модель относится к области информационно-вычислительных сетей, в частности к устройствам гибридной коммутации, и может быть использована при проектировании цифровых сетей интегрального обслуживания. Известно устройство адаптивной маршрутизации, содержащее входной процессор,общую память, процессор взаимодействия с абонентами, процессор обработки пакетов 1. Недостатком данного устройства является отсутствие реализации гибридной коммутации с учетом работоспособности аппаратуры передачи данных (АПД). Ближайшим техническим решением, принятым в качестве прототипа, является устройство для осуществления гибридной коммутации и адаптивной маршрутизации, которое содержит процессор взаимодействия с абонентами, процессор управления, общую память, выходной процессор, вычислительное устройство, схему сравнения, управляющий триггер, первый и второй электронные ключи 2. Данное устройство осуществляет прием сообщений от абонентов, сравнивает длину каждого сообщения с пороговым значением,если длина сообщения превышает пороговое значение, то передает это сообщение в режиме коммутации каналов, в противном случае - в режиме коммутации пакетов согласно маршрутной таблице. Недостатком данного устройства является реализация гибридной коммутации без учета работоспособности АПД. Задачей, на решение которой направлена полезная модель, является расширение функциональных возможностей устройства. Техническим результатом, который может быть получен при осуществлении полезной модели, является реализация устройством гибридной коммутации с учетом работоспособности АПД и, как следствие, повышение вероятности доставки сообщений. Для решения поставленной задачи при осуществлении полезной модели устройство гибридной коммутации, состоящее из процессора управления, связанного с общей памятью, которая соединена с информационными входами первого и второго электронных ключей и процессором взаимодействия с абонентами, имеющимабонентских входов, с выходным процессором, который соединен с выходами первого и второго электронных ключей и имеетвыходов для передачи пакетов и выход для передачи сообщений, с первым входом схемы сравнения, выход которой соединен с входом установки в единицу управляющего триггера, с вычислительным устройством, выход которого соединен со вторым входом схемы сравнения, с входом установки в ноль управляющего триггера, дополнительно содержит блок коррекции режима коммутации, состоящий из последовательно соединенных первого инвертора, элемента ИЛИ, элемента И и второго инвертора,причем вход первого инвертора и второй вход элемента И являются соответственно первым и вторым входами блока коррекции режима коммутации, выход управляющего триггера соединен со вторым входом элемента ИЛИ, выход элемента И соединен с управляющим входом второго электронного ключа, выход второго инвертора соединен с управляющим входом первого электронного ключа. На фигуре показана схема устройства гибридной коммутации. Предлагаемое устройство гибридной коммутации (фигура) содержит имеющийабонентских входов процессор взаимодействия с абонентами 1, процессор управления 2, общую память 3, выходной процессор 4, имеющийвыходов для передачи пакетов и выход для передачи сообщений, вычислительное устройство 5, схему сравнения 6, управляющий триггер 7, первый 8 и второй 9 электронные ключи, блок коррекции режима коммутации 10, состоящий из первого инвертора 11, элемента ИЛИ 12, элемента И 13, второго инвертора 14. Устройство гибридной коммутации работает следующим образом. Процессор взаимодействия с абонентами 1, процессор управления 2, общая память 3, выходной процессор 4,вычислительное устройство 5, схема сравнения 6, управляющий триггер 7, первый 8 и второй 9 электронные ключи функционируют аналогично соответствующим блокам про 2 65122010.08.30 тотипа. Сообщения, поступающие от абонентов, проходят обработку в процессоре взаимодействия с абонентами 1, который является частью системы, осуществляющей процедуру доступа абонентских комплексов к базовой сети обмена данными, определяемую протоколами работы по тракту передачи данных. Далее под управлением процессора управления 2 происходит запись (считывание) сообщения в общую память 3. При этом процессор управления 2 также регистрирует адрес и длину сообщения, определяет направление его передачи. Кроме того, процессор управления 2 располагает информацией о состоянии буферов выходного процессора 4. Эти данные передаются в вычислительное устройство 5, которое решает задачу определения порогового значения длины сообщения . Пороговое значениеможет быть рассчитано по формуле( )кр 1 зз ,где к - критическая длина сообщения, задаваемая для конкретной сети в результате решения задачи оптимизации- общий объем памяти буфера з - текущее значение занятого объема памятиз- производная по времени от занятого объема памяти- коэффициент пропорциональности. Значение длины передаваемого сообщения от процессора управления 2 поступает на первый вход схемы сравнения 6, а пороговое значение длины передаваемого сообщения от вычислительного устройства 5 поступает на второй вход схемы сравнения 6. В случаесхема сравнения 6 вырабатывает сигнал, переводящий управляющий триггер 7 в единичное состояние с высоким потенциалом на прямом выходе. В противном случае управляющий триггер 7 остается в исходном (нулевом) состоянии с низким потенциалом на прямом выходе. Управляющий триггер 7 переводится в исходное состояние по команде процессора управления 2 путем подачи единичного импульса на вход установки в ноль. Формируемый на прямом выходе управляющего триггера 7 высокий или низкий потенциал свидетельствует о выбранном на основании длины сообщения режиме коммутации каналов (КК) или коммутации пакетов (КП) соответственно. Этот потенциал поступает в блок коррекции режима коммутации 10, который осуществляет окончательную выработку сигналов, поступающих на управляющие входы первого 8 и второго 9 электронных ключей и определяющих для передаваемого сообщения режим коммутации (КК или КП) с учетом состояния АПД на направлениях связи с коммутацией каналов и коммутацией пакетов. На первый вход блока коррекции режима коммутации 10 поступает сигнал об исправности АПД с КП, на второй вход - сигнал об исправности АПД с КК. Блок коррекции режима коммутации 10 не изменяет выбранный с помощью схемы сравнения 6 режим коммутации, если на его первом и втором входах присутствуют высокие потенциалы, свидетельствующие об исправности АПД на направлениях связи с коммутацией каналов и коммутацией пакетов. Если на одном из входов блока коррекции режима коммутации 10 отсутствует высокий потенциал (что свидетельствует о неисправности АПД на соответствующем направлении), блок коррекции режима коммутации 10 вырабатывает сигнал, обеспечивающий коммутацию передаваемого сообщения на направление с исправной АПД. Так, при наличии высоких потенциалов на первом и втором входах блока коррекции режима коммутации 10 формируемый на прямом выходе управляющего триггера 7 высокий или низкий потенциал через элемент ИЛИ 12 и элемент И 13 поступает на управляющий вход второго электронного ключа 9, а после инвертирования на втором инверторе 14 3 65122010.08.30 на управляющий вход первого электронного ключа 8. Тогда, если на прямом выходе управляющего триггера 7 сформирован высокий потенциал, свидетельствующий о выбранном на основании длины сообщения режиме коммутации каналов, открывается второй электронный ключ 9 и из общей памяти 3 передаваемое сообщение поступает в выходной процессор 4 для передачи по направлению связи с КК. Если на прямом выходе управляющего триггера 7 сформирован низкий потенциал, свидетельствующий о выбранном на основании длины сообщения режиме коммутации пакетов, открывается первый электронный ключ 8 и из общей памяти 3 передаваемое сообщение поступает в выходной процессор 4 для передачи по направлению связи с КП. Если неисправна АПД с КП, то на первом входе блока коррекции режима коммутации 10 присутствует низкий потенциал, что приводит к появлению высокого потенциала на выходе первого инвертора 11, который через элемент ИЛИ 12 и элемент И 13 поступает на управляющий вход второго электронного ключа 9, а после инвертирования на втором инверторе 14 - на управляющий вход первого электронного ключа 8. Это приводит к тому,что постоянно открыт второй электронный ключ 9 и из общей памяти 3 передаваемые сообщения поступают в выходной процессор 4 для передачи по направлению связи с КК, а первый электронный ключ 8 постоянно закрыт. Если неисправна АПД с КК, то на втором входе блока коррекции режима коммутации 10 присутствует низкий потенциал, который запирает элемент И 13, на его выходе также появляется низкий потенциал, который поступает на управляющий вход второго электронного ключа 9, а на выходе второго инвертора 14 появляется высокий потенциал, который поступает на управляющий вход первого электронного ключа 8. Это приводит к тому, что второй электронный ключ 9 постоянно закрыт, а первый электронный ключ 8 постоянно открыт и из общей памяти 3 передаваемые сообщения поступают в выходной процессор 4 для передачи по направлению связи с КП. Выходной процессор 4 решает задачи адресации и маршрутизации сообщений. Следовательно, в случае неисправности АПД одного из направлений связи (с КК или с КП) сообщение все равно будет передано. Элементы предлагаемого устройства гибридной коммутации могут быть реализованы на элементах цифровой и микропроцессорной техники. Таким образом, предлагаемое устройство обладает более широкими функциональными возможностями за счет реализации гибридной коммутации с учетом работоспособности АПД и, как следствие, обеспечивает повышение вероятности доставки сообщений. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 4