Способ коммутации интерфейсов PCI и ISA для видеоадаптеров VGA

(12) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ СПОСОБ КОММУТАЦИИ ИНТЕРФЕЙСОВИДЛЯ ВИДЕОАДАПТЕРОВ(71) Заявитель Ефимов Андрей Игоревич Черкас Сергей Викторович(72) Авторы Ефимов Андрей Игоревич Черкас Сергей Викторович(73) Патентообладатель Ефимов Андрей Игоревич Черкас Сергей Викторович(57) Способ коммутации интерфейсовидля видеоадаптеров , заключающийся в мультиплексированном во времени обмене информацией по шинамис несколькими видеоадаптерами, отличающийся тем, что обмен со всеми видеоадаптерами производят по общим адресам пространств памяти и ввода-вывода процессора за счет управления выборкой единственного активного видеоадаптера, отрабатывающего протоколы шини , осуществляемого путем изменения уровня сигналов, подаваемых на выделенное множество линий, включающих линии сигналов ,идля шины , удерживаемые в состоянии высокого уровня для всех неактивных видеоадаптеров, и трансляции сигналов ,ишинына линии активного видеоадаптера, и путем изменения уровня сигналов, подаваемых на адресные линии 8, 9 и 19 шины , удерживаемые в состоянии низкого уровня для всех неактивных видеоадаптеров, и трансляции сигналов 8, 9 и 19 шинына линии активного видеоадаптера, причем подключение линий , , , 8, 9 и 19 каждого видеоадаптера к шине осуществляют через соответствующий шине программно управляемый коммутатор при подключенных напрямую к видеоадаптерам остальных линиях шини . Изобретение относится к области вычислительной техники и может быть использовано для построения недорогих многопользовательских вычислительных систем на базе персональных компьютеров (ПК) со стандартными видеоадаптерами , подключаемыми по интерфейсами . Целью изобретения является расширение функциональных возможностей интерфейсовив направлении значительного увеличения числа подключаемых видеоадаптеров . С ростом производительности ПК стали широко использоваться многопользовательские системы со знаковыми терминалами. В работе 1 приводится описание разработанной еще в 1990 году мультипроцессорной системы 9000 фирмы . Эта система на основе шести процессоров 386, работающих на частоте 25 Мгц, обеспечивала под управлением операционной системыинтерактивную работу до 128 пользователей за знаковыми терминалами. Очевидно, что современный недорогой и распространенный ПК с одним процессором типа -2, работающим на частоте 200-300 МГц, и шинамии РС вполне справится с такой же работой. Поэтому ожидаемый технический эффект предлагаемого изобретения представляется очень высоким. Ранний интерфейс 2, 3, оставшийся в современных ПК, позволяет подключить только один видеоадаптер . Основу современных видеоадаптеровдля шины 3, 4 составляет способ программного перемещения базовых адресов блоков регистров в пространствах памяти и ввода-вывода в некотором диапазоне адресов. Это позволяет бесконфликтно устанавливать в систему с шинойнесколько видеоадаптеров. Этот способ является наиболее близким аналогом-прототипом предлагаемого в изобретении способа. Недостатками способа-прототипа являются необходимость выделения окон большого размера в пространствах памяти и ввода-вывода для каждого видеодаптера с ограничением общего числа агентов одной шины до 16. Указанные недостатки не позволяют использовать большое число видеомониторов на наиболее распространенных ПК. Сущность изобретения составляет организация мультиплексированного во времени обмена по шине с видеоадаптерамипо интерфейсами . В отличие от способа-прототипа, использующего обмен с разными видеоадаптерами по разным адресам, в предлагаемом в изобретении способе обмен со всеми видеоадаптерами производят по общим адресам пространств памяти и ввода-вывода процессора за счет управления выборкой единственного активного видеоадаптера, отрабатывающего протоколы в каждый момент времени. Для шинывыборка активного видеоадаптера осуществляется путем трансляции сигналов ,ичерез управляемый коммутатор. При этом неактивные адаптеры отключаются от шины за счет удержания сигналов ,ив состоянии высокого уровня. Выборка активного видеоадаптера для шиныосуществляется путем трансляции сигналов 8, 9 и 19 через управляемый коммутатор. При этом неактивные адаптеры отключаются от шины за счет удержания сигналов 8, 9 и 19 в состоянии низкого уровня. Остальные линии протоколови ,используемые адаптерами , подключаются к адаптерамнапрямую. Сигналы ,ишиныи 8, 9 и сигналы 19 шиныможно считать минимальным ядром интерфейсадля данных шин. Ядро интерфейса шиныдля видеоадаптероввыделено исходя из того, что взаимодействие осуществляется по адресам 3, 3 СХ пространства ввода-вывода и по адресам А 0 ХХХ и 2 6511 1 В 8 ХХХ пространства памяти, где- любая шестнадцатеричная цифра. Одновременная установка на входах всех адресных линий 8, 9 и 19 2 отключенных видеоадаптеров значения логического нуля блокирует появление перечисленных выше адресов на входах этих видеоадаптеров и тем самым обеспечивает их логическое отключение от шины . В то же время, прозрачная трансляция сигналов этих линий на вход подключенного видеоадаптера обеспечивает его работу в полном объеме. Ядро интерфейса шиныдля видеоадаптеровобразует совокупность линий,и 3, 4. Как показало макетирование устройства, удержание высокого уровня сигнала на этих линиях при подключенных напрямую остальных линиях обеспечивает логическое отключение неактивных видеоадаптеров, а прозрачная трансляция сигналов для единственного активного видеоадаптера обеспечивает его нормальную работу. Таким образом, цель изобретения, заключающаяся в расширении функциональных возможностей интерфейсовив направлении значительного увеличения числа подключаемых видеоадаптеров , полностью достигается. На фигуре приведена схема устройства, показывающего осуществимость предлагаемого способа. Оно состоит из блока управления 1, одного или нескольких переключающих блоков 2 для шиныи одного или нескольких переключающих блоков 3 для шины. Блок управления 1 подключается через стандартный разъем шиныи обеспечивает программное управление устройством, интерпретируя поступающие по шине команды записи в выделенный для устройства порт ввода-вывода. При записи кода, являющегося уникальным номером одного из переключающих блоков 2 или 3, на соответствующем этому номеру выходе 18 или 19 блока 1 появляется разрешающий сигнал - низкий уровень, а на выходах, соответствующих всем остальным переключающим блокам, запрещающий сигнал - высокий уровень. В результате в каждый момент времени устройство обеспечивает работу только одного видеоадаптера на шинахи РСТ. Блок 2 представляет собой трехразрядный однонаправленный шинный повторитель с тремя выходными состояниями. При подаче разрешающего сигнала с выхода 18 блока 1 на входы разрешения 8 обеспечивается прозрачная трансляция сигналов ,ишины 4 типана выходы 9. При подаче на входы разрешения 8 запрещающего уровня выходы 9 удерживаются в третьем состоянии, что приводит к подаче через резисторы 10 на входы видеоадаптера сигналов ,ивысокого уровня,интерпретируемому согласно протоколу 4 как неактивный. Оставшиеся линии шины, обозначенные фигуре как шина 5, подключаются к входам видеоадаптера напрямую. В совокупности выходы 9 блока 2 и шина 5 образуют на шине 6 с точки зрения видеоадаптеров стандартный интерфейс . Блок 3 представляет собой трехразрядный однонаправленный мультиплексор. При подаче разрешающего сигнала от выхода 19 блока 1 на вход 13 разрешения выборки входных сигналов 11 обеспечивается прозрачная трансляция сигналов ядра шины- битов адреса обращения 8, 9 и 19 с входов 11 на выходы 15, подключаемые к соответствующим входам видеоадаптера. При подаче на вход 13 запрещающего уровня на выходы 15 с входов 12 передаются нулевые значения битов адреса обращения 8, 9 и 19, изменяющие все адреса обращения к неактивному видеоадаптеру на опознаваемые как чужие. Оставшиеся линии шины , обозначенные на фигуре как шина 16, подключаются к видеоадаптеру напрямую. В совокупности выходы 15 блока 3 и шина 16 образуют с точки зрения видеоадаптеров стандартный интерфейс . Работающий макет устройства реализован следующим образом. В качестве блока 1 использован обычный параллельный интерфейс ПК, по восьми выходным линиям 0-7 которого программно выставляется восьмибитовая маска с единицами для неактивных 3 6511 1 адаптеров и нулем для единственного активного. Блок 2 представляет собой однонаправленный повторитель с тремя состояниями, составленный из 3/4 микросхемы 1533 ЛП 8. Блок 3 представляет собой однонаправленный мультиплексор, составленный из 3/4 микросхемы 1533 КП 1. Источники информации 1. И. Липкин. Мультипроцессорные системы // Журнал Компьютер Пресс. - 1990.12. - С. 23-27. 2. Руководство по архитектуре/ Ж.К. Голенкова, А.В. Заблоцкий, М.Л. Мархасин и др. / Под общ. ред. М.Л. Мархасина. - Мн. ООО Консул, 1992. 3. Михаил Гук. Энциклопедия, Аппаратные средства М . - Санкт-Петербург, Питер, 1999. 4...1994.. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20.