Ячейка базового матричного кристалла

Изобретение относится н области минроэлектронини в частности н большим интегральным схемам (БИС), и может быть использовано при конструировании базовых матричных кристаллов (БЫК).Известна ячейка базового матричного кристалла, включающая множество номонентов, относительное расположение которых обеспечивает возможность создания на их основе с помощью МЭЖР соединении любого элемента из базового набора логических схем и последующего формирования большой схемы путем создания МЕЖсоединений между подобными ячейками /1/.Однако, известная ячейка не обладает достаточной степенью ИНТВГЭЦИИ И ПОМЭХОЗЗЩИЩЭННОСТЪЪО.Наиболее близкой по технической сущности является ячейка базового матричного кристалла, содержащая набор компонентов,выполненных в полупроводниковой подложке, /7 - слоев металлизации с размещенными шинами питания, входными и выходными контактами и межсоединениями одного из набора логических элементов,выполненного в виде двухуровневого каск дного токового ключа о дифференциальным управлением от соответствующих входных контактов верхнего и нижнего уровня, верхний уровень которого подключен через нагрузочные резисторы к первой шине питания,вторая шина питания соединена со вторым уровнем через источник тока, первые входы питания входных змиттерных повторителей нивнего уровня соединены с первой шиной питания /2/.Однако, одним из трудных аспектов схем с парафазной передачей сигнала, с которым приходится сталкиваться в области матричных схем, является то, что эти схемы являются дифференциальными, что означает, что вместо одной сигнальной линии,передающей сигнал по кристаллу, необходимо использовать две. Это касается, в основном, проблемы плотности. В известном техническом решении шины располагаются в разных слоях металлизации и в верхних слоях занимают площадь, которая могла бы использоваться для трассировки связей меЖдУ ячейками. В известной ячейке предусмотрена специальная свободная от компонентов зона,предназначенная для проведения линий трассировки, что также оказывает отрицательное влияние на плотность интеграции. Сущест вуют также большие сложности с многоуровневыми парафазными сиг налами относящиеся к программам автоматизированного проектиро вания матричных кристаллов. Другими трудными аспектами являются мощность потребленияпотребления является одним из определяющих факторов, ограничивающих степень интеграции, а величина помехозащищенности еле ментов оказывает непосредственное влияние на функционированиеТехническим результатом предлагаемого изобретения являете он повышение степени интеграции, помехозащищенности и снижение потребляемой мощности.Достигается это тем, что в ячейке базового матричного кристалла, содержащей набор компонентов, выполненных в полуъ проводниковой подложке, /7-слоев металлизации с размещенными шинами питания, входными и выходными контактами и мексоединениями одногоиз набора логических элементов, выполненного в виде двухуровневого каскадного токового ключа с дифференЦиаль ным управлением от соответствующих входных контактов верхнего и нижнего уровня, верхний уровень которого подключен через нагрузочнне резисторы к первой шине питания, вторая шина пита ния соединена со вторым уровнем через источник тока, первые входы питания входных емиттерных повторителей нижнего уровня соединены с первой шиной питания, шины питания расположены в нижнем слое металлизации, входные и выходные контакты соответш ствующих дифференциальных сигналов логического элемента выведены по крайней мере в один из вышележащих слоев металлизацииИ БЭСПОЛОЖВНЫ В СОСЕДНИХ ПО диагонали диокретах КООРДИНЗТНОЙсетки автоматической трассировки, причем выходы верхнего уровня токовых ключейсоединены с соответствующими выходными контакта ми дифференпиальных сигналов логического элемента, а вторые ВХОДЕЫ ПИ-ТЭНИЯ ВХОДНЫХ эмиттерных повторителей НИЖЕ-ЮГО уровня подключены ко второй шине питания.Сущность изобретения заключается в том, что предлагается нескоммутированная топологичеокая ячейка, в которой в качестве базовой схемотехники элементов применены схемы каскадных дифференциальных токовых ключей, отличительными особенностями которых являются парафазный прием и передача сигнала, а также использование коллекторного выхода, причем входные и выходные контакты соответствующих сигналов логического элемента выведены в один из вышележащих слоев металлизации и расположены в соседних по диагонали дискретах координатной сетки, что в конечном итоге ведет к уменьшению паразитных наводок сигналов в связях и повышению помехозащищенности схем. Такие схемы могут функционировать при перепаде логического сигнала в несколько раз меньюе, чем в схемах традиционной ЭСЛ логики. В данном изобретении компоненты топологической ячейки обеспечивают величину логичесн кого перепада порядка 200 мВ. Обычно элементы, которые могут быть реализованы на топологической ячейке, образуют некоторый относительно стандартный наборбиблиотеку логических элементов,использующийся в системах автоматизированного проектирования БИС. Расположение комоиентов н предлагаемой ячейке и рисунки металлизации элементов таковы, что они позволяют спроектировать на ее основе базовый матричный кристалл типа море вентилей.При этом топологические ячейки располагаются на одной из коор