Вычислительное устройство унитарных кодов по модулю три

(51) МПК НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Автор Супрун Валерий Павлович(73) Патентообладатель Белорусский государственный университет(57) Вычислительное устройство унитарных кодов по модулю три, характеризующееся тем, что содержит с первого по четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и элемент ИЛИ, выход которого соединен с выходом устройства равно нулю, а первый вход - с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с первым инверсным входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с выходом устройства равно единице, а инверсный вход - с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход которого соединен с выходом устройства равно двум, а второй инверсный вход - с выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, со вторым входом элемента ИЛИ и со вторым и третьим входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый вход которого соединен с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход устройства равно нулю первого операнда соединен с первым инверсным входом -го, где 1,2, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый вход которого соединен со входом устройства равно двум первого операнда, вход устройства равно нулю второго операнда соединен со вторым инверсным входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17802 1 2013.12.30 с порогом два, второй инверсный вход которого соединен со входом устройства равно единице второго операнда, вход устройства равно двум второго операнда соединен со вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, вход устройства равно нулю третьего операнда соединен с первым инверсным входом (2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый вход которого соединен со входом устройства равно двум третьего операнда, вход устройства равно нулю четвертого операнда соединен со вторым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй инверсный вход которого соединен со входом устройства равно единице четвертого операнда, вход устройства равно двум четвертого операнда соединен со вторым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Известно вычислительное устройство унитарных кодов, предназначенное для реализации операции ( 3), которое содержит семь элементов ИЛИ, два элемента РАВНОЗНАЧНОСТЬ, элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент ИЛИНЕ, элемент ЗАПРЕТ, двенадцать входов и три выхода 1. Основным недостатком вычислительного устройства является низкое быстродействие,определяемое глубиной схемы и равное 3, где- задержка на один логический элемент. Кроме того, устройство имеет 15 внешних выводов (12 входов и три выхода). Известное устройство, как и заявляемое, содержит элемент ИЛИ, выход которого соединен с выходом устройства равно нулю. Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому устройству является вычислительное устройство унитарных кодов по модулю три, выполняющее операцию ( 3) 2. Устройство содержит пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, десять входов и три выхода. Недостатком устройства-прототипа является высокая конструктивная сложность, которая по числу входов логических элементов равна 40. Устройство-прототип и заявляемое устройство содержат с первого по четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход которого соединен с выходом устройства равно двум. Изобретение направлено на решение следующей технической задачи понижение конструктивной сложности устройства при вычислении в унитарных кодах операции( 3). Вычислительное устройство унитарных кодов по модулю три характеризуется тем,что содержит с первого по четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и элемент ИЛИ. Выход элемента ИЛИ соединен с выходом устройства равно нулю, а первый вход - с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, с первым инверсным входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом устройства равно единице, а инверсный вход - с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три соединен с выходом устройства равно двум, а второй инверсный вход - с выходом третьего элемента ИСКЛЮ 2 17802 1 2013.12.30 ЧАЮЩЕЕ ИЛИ с порогом два, со вторым входом элемента ИЛИ и со вторым и третьим входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Четвертый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три. Вход устройства равно нулю первого операнда соединен с первым инверсным входом -го, где 1, 2, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый вход которого соединен с входом устройства равно двум первого операнда. Вход устройства равно нулю второго операнда соединен со вторым инверсным входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Второй инверсный вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с входом устройства равно единице второго операнда, вход устройства равно двум второго операнда соединен со вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход устройства равно нулю третьего операнда соединен с первым инверсным входом (2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, первый вход которого соединен с входом устройства равно двум третьего операнда. Вход устройства равно нулю четвертого операнда соединен со вторым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Второй инверсный вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с входом устройства равно единице четвертого операнда, вход устройства равно двум четвертого операнда соединен со вторым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Названный технический результат достигается путем использования нового логического элемента (элемента ИЛИ) и изменением соединений между элементами логической схемы устройства. На фигуре представлена логическая схема вычислительного устройства унитарных кодов по модулю три. Вычислительное устройство унитарных кодов по модулю три содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 1-4, элемент ИЛИ 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 7, десять входов 8-17 и три выхода 18, 19 и 20. Устройство, предназначенное для выполнения операции ( 3) в унитарных кодах, работает следующим образом. На входы устройства 8 и 9 поступают значения разрядов равно нулю и равно двум унитарного двоичного кода первого операнда(0, 1, 2), на входы 10, 11 и 12 - значения разрядов равно нулю, равно единице и равно двум унитарного двоичного кода второго операнда(0, 1, 2) входы 13 и 14 значения разрядов равно нулю и равно двум унитарного двоичного кода третьего операнда(0, 1, 2), на входы 15, 16 и 17 - значения разрядов равно нулю, равно единице и равно двум унитарного двоичного кода четвертого операнда(0, 1, 2), где 0, 1, 2, 0, 1, 2, 0, 1, 2, 0, 1, 20, 1. При этом 1,1,1 и 1 тогда и только тогда, когда( 3),( 3),( 3) и( 3) соответственно, где 0, 1, 2. На выходах устройства 18, 19 и 20 формируется унитарный двоичный код результата выполнения операции ( 3), где(0, 1, 2) и 0, 1, 20, 1. Здесь 1 тогда и только тогда, когда ( 3) и 0,1,2. Логические функции 0, 1, 2, которые реализуются на выходах заявляемого вычислительного устройства, представлены посредством таблицы истинности (таблица). 17802 1 2013.12.30 ходы Унитарный двоичный код первого операнда Унитарный двоичный код второго операнда Унитарный двоичный код третьего операнда Унитарный двоичный код четвертого операнда ыходы Унитарный двоичный кодрезультата выполнения операции 17802 1 2013.12.30 Продолжение таблицы ходы Унитарный двоичный код первого операнда Унитарный двоичный код второго операнда Унитарный двоичный код третьего операнда Унитарный двоичный код четвертого операнда ыходы Унитарный двоичный кодрезультата выполнения операции 17802 1 2013.12.30 Логическая схема (фигура) устройства для вычисления арифметической операциив унитарных кодах по модулю три синтезирована на основе использования следующих аналитических выражений функций 0, 1, 2. 000 ,0, если 022 021,11 в противном случае,0, если 02023,21 в противном случае, где 1, если 02012, 0 ( 0 ,2 ,0 , 1 )0 в противном случае,1, если 02022, 2 ( 0 ,2 ,0 ,2 )0 в противном случае,1, если 02012, 0 (0 ,2 ,0 , 1 )0 в противном случае,1, если 02022, 2 ( 0 ,2 ,0 ,2 )0 в противном случае. Основным достоинством заявляемого вычислительного устройства унитарных кодов по модулю три является низкая конструктивная сложность (по числу входов логических элементов), равная 27, в то время как сложность устройства-прототипа равна 40. При этом быстродействие заявляемого устройства, определяемое глубиной схемы,совпадает с быстродействием устройства-прототипа. Кроме того, оба устройства имеют одинаковое число внешних выводов (10 входов и 3 выхода). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 6