Вычислительное устройство унитарных кодов по модулю три

(51) МПК НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Авторы Супрун Валерий Павлович Городецкий Данила Андреевич(73) Патентообладатель Белорусский государственный университет(57) Вычислительное устройство унитарных кодов по модулю три, содержащее элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, выход -го из которых, где 1, 2, 3, соединен с выходом устройства равно 1, а первый вход соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, -й вход которого, где 1, 2, соединен со входом устройства равно единице -го операнда, вход устройства равно двум первого операнда соединен с третьим и четвертым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, пятый и шестой входы которого соединены со входом устройства равно двум второго операнда,вход устройства равно нулю третьего операнда соединен со вторым и третьим входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, вход устройства равно единице третьего операнда соединен со вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с третьим и четвертым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, вход устройства равно двум третьего операнда соединен с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с третьим и четвертым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два элемент ИЛИ, -й вход которого соединен со входом устройства равно нулю -го операнда, а выход соединен с пятым и шестым входами -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. 15495 1 2012.02.28 Изобретение относится к области вычислительной техники, автоматики и микроэлектроники и может быть использовано для построения систем передачи и переработки дискретной информации, построения систем аппаратного контроля, а также для построения вычислительных устройств, реализующих алгоритмы модулярной арифметики. Известно вычислительное устройство унитарных кодов по модулю три, предназначенное для выполнения операции 1. Устройство содержит четыре элемента И, три элемента ИЛИ, три элемента РАВНОЗНАЧНОСТЬ, девять входов и три выхода. Недостатком известного устройства является низкое быстродействие, определяемое глубиной схемы и равное 3, где- задержка на один логический элемент. Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому устройству является вычислительное устройство унитарных кодов по модулю три, выполняющее операцию 2. Устройство содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, семь входов и три выхода. Недостатком устройства-прототипа является высокая конструктивная сложность, которая по числу входов логических элементов равна 28. Вычислительное устройство, как и устройство-прототип, содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два,выход -го, где 1, 2, 3, из которых соединен с выходом устройства равно 1 результата выполнения операции. Изобретение направлено на решение технической задачи понижение сложности устройства унитарных кодов при вычислении в унитарных кодах операции( 3). Вычислительное устройство унитарных кодов по модулю три содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Выход -го, где 1, 2, 3, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с выходом устройства равно 1 результата выполнения операции, а первый вход соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, -й, где 1, 2, вход которого соединен со входом устройства равно единице -го операнда. Вход устройства равно двум первого операнда соединен с третьим и четвертым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, пятый и шестой входы которого соединены со входом устройства равно двум второго операнда. Вход устройства равно нулю третьего операнда соединен со вторым и третьим входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и со вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход устройства равно единице третьего операнда соединен со вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с третьим и четвертым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Вход устройства равно двум третьего операнда соединен с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и с третьим и четвертым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. В отличие от прототипа вычислительное устройство содержит элемент ИЛИ, -й вход которого соединен со входом устройства равно нулю -го операнда, а выход соединен с пятым и шестым входами -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Названный технический результат достигается путем использования нового логического элемента (элемента ИЛИ) и изменением соединений между элементами логической схемы устройства. На чертеже (фигура) представлена логическая схема вычислительного устройства унитарных кодов по модулю три. 15495 1 2012.02.28 Вычислительное устройство унитарных кодов по модулю три содержит элемент ИЛИ 1, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 2, три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 3, 4 и 5, девять входов 6, 7 14 и три выхода 15, 16 и 17. Вычислительное устройство унитарных кодов по модулю три работает следующим образом. На входы 6, 9 и 12 поступают значения разрядов равно нулю, равно единице и равно двум унитарного двоичного кода первого операнда(0,1,2) на входы 7, 10 и 13 - значения разрядов равно нулю, равно единице и равно двум унитарного двоичного кода второго операнда(0,1,2) на входы 8, 11 и 14 - значения разрядов равно нулю, равно единице и равно двум унитарного двоичного кода третьего операнда(0,1,2), где 0,1,2,0,1,2,1,20,1. Здесь 1,1 и 1 тогда и только тогда, когда( 3),( 3) и( 3), где 0, 1, 2. На выходах 15, 16 и 17 устройства формируются разряды равно нулю, равно единице и равно двум унитарного двоичного кода результата выполнения операции( 3), где(0,1,2) и 0,1,20,1. При этом 1 тогда и только тогда,когда( 3) и 0, 1, 2. Логические функции 0, 1, 2, реализуемые на выходах вычислительного устройства,представлены посредством таблицы истинности (таблица). Логическая схема (фигура) устройства для вычисления операцииСв унитарных кодах по модулю три синтезирована на основе использования следующих аналитических представлений функций 0, 1, 2 1, если 21212 22 1, если 2122 022 Основным достоинством вычислительного устройства унитарных кодов по модулю три является низкая конструктивная сложность (по числу входов логических элементов),равная 26. Дополнительным достоинством устройства является высокое быстродействие, которое совпадает с быстродействием устройства-прототипа и составляет 2, где- задержка на логический элемент. Вычислительное устройство унитарных кодов по модулю три Входы Выходы Унитарный двоичный Унитарный двоич- Унитарный двоичУнитарный двоичкод результата выполный код первого ный код второго опе- ный код третьего нения операции операндарандаоперандаС( 3) а 0 а 1 а 2 0 1 2 0 1 2 0 1 2 6 9 12 7 10 13 8 11 14 15 16 17 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 3 15495 1 2012.02.28 Продолжение таблицы Входы Унитарный двоич- Унитарный двоичный код первого ный код второго опеоперандарандаа 0 6 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Унитарный двоичный код третьего операнда Выходы Унитарный двоичный код результата выполнения операцииС( 3) 0 1 2 15 16 17 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1. Патент РБ 9189, МПК 067/49, 2007. 2. Заявка на патент РБ а 20090649, МПК 067/38, 2009 (прототип). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20.