Устройство для умножения унитарных кодов по модулю три

(51) МПК (2006) НАЦИОНАЛЬНЫЙ ЦЕНТР ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ТРИ(71) Заявитель Белорусский государственный университет(72) Авторы Супрун Валерий Павлович Городецкий Данила Андреевич(73) Патентообладатель Белорусский государственный университет(57) Устройство для умножения унитарных кодов по модулю три, отличающееся тем, что содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, инверсный выход которого соединен с выходом устройства равно нулю, выход равно , где 1, 2, которого соединен с выходом -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, первый вход которого соединен со входом устройства равно единице первого операнда и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, второй вход которого соединен со вторым и третьим входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, со вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со входом устройства равно единице второго операнда, вход устройства равно двум второго операнда соединен с четвертым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с третьим и четвертым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с третьим входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, четвертый вход которого соединен с пятым и шестым входами -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со входом устройства равно двум первого операнда. 12448 1 2009.10.30 Изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Известно устройство для умножениячисел по модулю три, которое при 2 содержит четыре элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент И, четыре входа и два выхода 1. Недостатком устройства является низкое быстродействие, определяемое глубиной схемы и равное 3, где- усредненная задержка на один логический элемент. Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому является устройство для умножениячисел в унитарных кодах по модулю три 2. Если 2, то устройство содержит элемент СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, элемент ИЛИ, элемент ИЛИ-НЕ, элемент ЗАПРЕТ, четыре входа и три выхода. Недостатком известного устройства является низкое быстродействие, равное 2,где- усредненная задержка на один логический элемент. Изобретение направлено на решение технической задачи повышения быстродействия устройства для умножения унитарных кодов по модулю три за счет уменьшения глубины схемы. В отличие от прототипа устройство для умножения унитарных кодов по модулю три содержит первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, инверсный выход которого соединен с выходом устройства равно нулю. Выход устройства равно , где 1, 2, соединен с выходом -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три. Первый вход -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три соединен с входом устройства равно единице первого операнда и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен со вторым и третьим входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, со вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с входом устройства равно единице второго операнда. Вход устройства равно двум второго операнда соединен с четвертым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с третьим и четвертым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с третьим входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два. Четвертый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два соединен с пятым и шестым входами -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с входом устройства равно двум первого операнда. Основной технический результат изобретения заключается в повышении быстродействия (за счет уменьшения глубины схемы) устройства для умножения чисел в унитарных кодах по модулю три. Названный технический эффект достигается путем введения в логическую схему устройства новых логических элементов (элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два и три), а также изменением соединений между элементами в схеме устройства. На чертеже (фигура) представлена схема устройства для умножения унитарных кодов по модулю три. Устройство для умножения унитарных кодов по модулю три содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два 1 (элемент имеет инверсный выход) и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 2 и 3, четыре входа 4 7 и три выхода 8, 9 и 10. Устройство для умножения унитарных кодов по модулю три работает следующим образом. На входы устройства 4, 5 и 6, 7 поступают соответственно разряды равно единице 2 12448 1 2009.10.30 и равно двум операндов А(а 0, а 1, а 2) и(0, 1, 2), где 0, 1, 2, 0, 1, 20, 1. При этом а 1 и 1 тогда и только тогда, когда А( 3) и В( 3), где 0, 1, 2. На выходах устройства 8, 9 и 10 формируется унитарный двоичный код результата выполнения операции умножения АВ( 3), где(0, 1, 2) и 0, 1, 20, 1. При этом 1 тогда и только тогда, когда( 3) и 0, 1, 2. Логическая схема устройства для умножения унитарных кодов по модулю три (фигура) синтезирована на основе использования следующих аналитических представлений функций 0, 1 и 2 1, если 12 22123 0, если 12122 100 в противном случае, 1 в противном случае,1, если 12 212 23 20 в противном случае. Таблица истинности логических функций 0, 1 и 2, описывающих работу устройства для умножения унитарных кодов по модулю три, представлена посредством таблицы. Устройство для умножения унитарных кодов по модулю три Входы Выходы Унитарный двоичный Унитарный двоичный Унитарный двоичный код первого операнда код второго операнда код результата умноА(а 0, а 1, а 2) В(0, 1, 2) жения(0, 1, 2) 0 а 1 а 2 0 1 2 0 1 2 4 5 6 7 8 9 10 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 1 0 Основным достоинством устройства для умножения унитарных кодов по модулю три является высокое быстродействие (определяемое глубиной схемы), которое составляет ,в то время как быстродействие устройства-прототипа равно 2, где- задержка на один логический элемент. Источники информации 1. Патент РБ 5355, МПК 06 7/49, 2003. 2. Патент РБ 6586, МПК 06 7/49, 2004 (прототип). Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20. 3