Синтезатор частот

(71) Заявитель Дерюшев Андрей Анатольевич(72) Автор Дерюшев Андрей Анатольевич(73) Патентообладатель Дерюшев Андрей Анатольевич(57) Синтезатор частот, содержащий последовательно соединенные первый мультиплексор, накапливающий сумматор, блок памяти, цифроаналоговый преобразователь и фильтр нижних частот, отличающийся тем, что содержит второй мультиплексор, информационными входами соединенный соответственно с выходами старших разрядов накапливающего сумматора, а выходом - с управляющим входом первого мультиплексора, причем сигнал на управляющем входе второго мультиплексора соответствует коду выбранной частоты. Изобретение относится к области автоматики и измерительной техники и может использоваться для формирования сетки стабильных частот. Известен синтезатор частот, содержащий опорный генератор, накопительный сумматор, элемент задержки, мультиплексор, два сумматора кодов, три регистра частоты, перемножитель кодов, преобразователь кодов, цифроаналоговый преобразователь, фильтр нижних частот 1. Недостатком данного синтезатора является недостаточная точность частоты выходного сигнала. Известны синтезаторы частот, в которых для повышения точности используется десятичный сумматор, образованный за счет последовательного соединения двоичных сумматоров, а также другие схемные решения 2. Данные синтезаторы не обеспечивают достаточного быстродействия, а также обладают большой схемотехнической сложностью. Ближайшим к предлагаемому устройству (прототипом) является синтезатор частот,содержащий мультиплексор, накапливающий сумматор, блок памяти, цифроаналоговый преобразователь, фильтр нижних частот, элемент ИЛИ 3. Данный синтезатор имеет простое схемное решение и обладает хорошим быстродействием и точностью средней выход 8521 1 2006.10.30 ной частоты, однако имеет паразитную фазовую модуляцию за счет того, что моменты прихода необходимых для его работы импульсов коррекции отстают от требуемых значений на величину задержки в элементе ИЛИ, которая, кроме того, зависит от температуры,режима работы элемента и других параметров. Задачей изобретения является повышение качественных характеристик выходной частоты при сохранении быстродействия и простоты схемотехнической реализации. Технический результат заключается в том, что коррекция кода в накапливающем сумматоре производится синхронно с приходом импульса опорного генератора. Для достижения указанного технического результата в известное устройство, содержащее последовательно соединенные мультиплексор, накапливающий сумматор, блок памяти, цифроаналоговый преобразователь и фильтр нижних частот, введен второй мультиплексор, причем на информационные входы второго мультиплексора подается сигнал с выходов старших разрядов накапливающего сумматора, выход второго мультиплексора соединен с управляющим входом первого мультиплексора, на управляющий вход второго мультиплексора подается сигнал, соответствующий коду выбранной частоты. На чертеже приведена структурная электрическая схема предлагаемого устройства. Синтезатор частот содержит первый мультиплексор (МХ 1) 1, накапливающий сумматор (НС) 2, блок памяти (БП) 3, цифроаналоговый преобразователь (ЦАП) 4, фильтр нижних частот (ФНЧ) 5, второй мультиплексор (МХ 2)6. Синтезатор работает следующим образом. В начальный момент на выходе первого мультиплексора 1 присутствует код частоты А. В моменты прихода импульсов опорного сигнала на тактовый вход накапливающего сумматора 2 в нем происходит последовательное суммирование кода А, соответствующего выбранной частоте, в результате чего на выходе сумматора образуется код, соответствующий фазе выходного сигнала. Когда код в накапливающем сумматоре 2 достигает значения, при добавлении к которому числа А произойдет переполнение сумматора, то один из старших разрядов сумматора 2 принимает единичное значение (номер этого разряда выбирается вторым мультиплексором 6 в зависимости от значения А), которое через второй мультиплексор 6 поступает на управляющий вход первого мультиплексора 1, в результате чего на выходе первого мультиплексора 1 устанавливается значение кода, равное сумме кода частоты А и добавочного кода , необходимого для дополнения накопленного в сумматоре числа до числа, являющегося степенью числа два. При поступлении следующего импульса опорного сигнала произойдет переполнение сумматора 2, значение кода в нем станет равным сумме остатка из предыдущего цикла и добавочного кода, значения старших разрядов сумматора 2 станут нулевыми, нулевое значение из старшего разряда сумматора 2, выбранного вторым мультиплексором 6, поступит на управляющий вход первого мультиплексора 1, в результате чего на выходе первого мультиплексора вновь установится значение кода, равное А. Значения кода с выхода накапливающего сумматора 2, соответствующие текущей фазе выходного сигнала, поступают на блок памяти 3, в котором по значениям кода фазы формируются отсчеты амплитуды выходного сигнала, которые, в свою очередь, поступают на цифроаналоговый преобразователь 4, на выходе которого формируется аналоговое ступенчатое напряжение. Фильтр нижних частот 5 производит выделение сигнала формируемой частоты. Источники информации 1. А.с. СССР 1635244, 1991. 2. Автоматизация измерений и контроля электрических и неэлектрических величин./ Под ред. А. А. Сазонова. - М. Издательство стандартов, 1987. - С. 196-201. 3. Пат. РФ 2119238, 1998. 4. Пат. РФ 2137287. Национальный центр интеллектуальной собственности. 220034, г. Минск, ул. Козлова, 20.